導(dǎo)語：如何才能寫好一篇電子電路設(shè)計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞:電子電路設(shè)計(jì)；創(chuàng)新；路徑

科技的不斷進(jìn)步和發(fā)展,電子產(chǎn)品逐漸的滲透到生產(chǎn)和生活的各個(gè)領(lǐng)域,成為國家科技生產(chǎn)水平的主要組成因素,推動(dòng)者計(jì)算機(jī)技術(shù)的不斷進(jìn)步,成為國家發(fā)展的動(dòng)力,為技術(shù)的全面進(jìn)步提供必要的條件。但是現(xiàn)階段我國進(jìn)行電子電路設(shè)計(jì)的過程中存在一定的問題,創(chuàng)新能力不足,自主知識產(chǎn)權(quán)意識較弱,造成整體發(fā)展水平出現(xiàn)滯后性,因此在今后的發(fā)展中需要對電子電路設(shè)計(jì)的創(chuàng)新路徑進(jìn)行分析,全面的掌握創(chuàng)新方法,保證電子電路自主研發(fā)能力的提升,促進(jìn)我國科技水平的全面進(jìn)步。

1電子電路設(shè)計(jì)概述

1.1電子電路設(shè)計(jì)的原則

電子電路設(shè)計(jì)需要遵循相關(guān)的原則,這樣才能更好地保證設(shè)計(jì)的科學(xué)性,首先需要對電子電路內(nèi)部的各項(xiàng)原件相互之間的關(guān)系進(jìn)行全面的分析,掌握設(shè)計(jì)的內(nèi)部結(jié)構(gòu)以及外部結(jié)構(gòu),整體上對原件內(nèi)部的各項(xiàng)構(gòu)造進(jìn)行分析,綜合地對電子電路的各項(xiàng)類型進(jìn)行分析,全面地掌握各項(xiàng)設(shè)計(jì)類型。其次需要關(guān)注設(shè)計(jì)的功能性原則,在進(jìn)行設(shè)計(jì)的過程中需要將電子電路系統(tǒng)進(jìn)行更加細(xì)致全面的劃分,掌握不同模塊的實(shí)際功能,考慮到實(shí)現(xiàn)這些模塊和功能的途徑,從而在設(shè)計(jì)中了解掌握原件的情況,實(shí)現(xiàn)電子電路設(shè)計(jì)的規(guī)范性。在進(jìn)行電子電路設(shè)計(jì)的過程中需要保證各項(xiàng)功能的完整性,在進(jìn)行設(shè)計(jì)的過程中需要針對每一個(gè)部件的實(shí)際使用效果進(jìn)行分析,確定整體的設(shè)計(jì)成果符合實(shí)際使用的效果,這樣才能進(jìn)一步提升設(shè)計(jì)的科學(xué)性與合理性,在實(shí)際使用中保證使用的質(zhì)量。

1.2電子電路設(shè)計(jì)的技術(shù)

進(jìn)行電子電路設(shè)計(jì)需要采用合適的方法,具體的方法包括遺傳算法。這種方法在進(jìn)行設(shè)計(jì)的過程中將關(guān)注的焦點(diǎn)放在需要解決的問題上,針對性地進(jìn)行代碼設(shè)計(jì),對需要解決的問題進(jìn)行相應(yīng)的編程,這樣的方式可以在進(jìn)行程序編制的過程中避免因?yàn)楦偁帣C(jī)制帶來不同遺傳操作和交叉變異的問題,滿足現(xiàn)實(shí)情況下的管理機(jī)制,對其中較差的個(gè)體進(jìn)行替代,保證代碼的使用更加符合技術(shù)的需要,不斷地滿足現(xiàn)實(shí)條件,對結(jié)果進(jìn)行更加全面的管理,對實(shí)際問題進(jìn)行整體解決。而現(xiàn)場可編程邏輯陣列是將邏輯電路方式進(jìn)行應(yīng)用,采用在線編程的方式,將存儲(chǔ)芯片設(shè)置在RAM內(nèi),在需要編程的過程中通過原理圖和硬件對語言進(jìn)行描述,然后將數(shù)據(jù)存儲(chǔ)到RAM內(nèi),這樣將數(shù)據(jù)進(jìn)行存儲(chǔ)的方式使得相關(guān)的邏輯關(guān)系得到更加科學(xué)的處理,一旦對其中的FPGA開發(fā)軟件進(jìn)行斷電之后,就會(huì)出現(xiàn)RAM的邏輯關(guān)系空白,為整體的數(shù)據(jù)存儲(chǔ)節(jié)省較多的空間,提升FPGA系統(tǒng)的使用效率,將不同的數(shù)據(jù)流灌入到硬件系統(tǒng)中,提升電子電路設(shè)計(jì)的整體質(zhì)量,便于對設(shè)計(jì)方法進(jìn)行全面的創(chuàng)新。

2電子電路設(shè)計(jì)的創(chuàng)新基本方法

2.1對電子電路進(jìn)行層次化的設(shè)計(jì)

進(jìn)行電子電路層次化的設(shè)計(jì)首先需要將基本構(gòu)造分成相應(yīng)的模塊,對不同的模塊進(jìn)行分層次的設(shè)計(jì)描述,整體設(shè)計(jì)過程中需要按照從硬件頂層抽象描述向最底層結(jié)構(gòu)進(jìn)行轉(zhuǎn)換,直到實(shí)現(xiàn)硬件單元描述為止,層次化設(shè)計(jì)在進(jìn)行管理設(shè)計(jì)的過程中相比較而言較為靈活,可以根據(jù)實(shí)際特點(diǎn)選擇適宜的設(shè)計(jì)方式,既能夠是自頂向底的方式,也可以是自底向頂?shù)姆绞?具體情況需要按照實(shí)際情況進(jìn)行分析,對電子電路的設(shè)計(jì)進(jìn)行全面科學(xué)的管理。

2.2對電子電路進(jìn)行漸進(jìn)式設(shè)計(jì)

漸進(jìn)式設(shè)計(jì)也是電子電路設(shè)計(jì)中經(jīng)常出現(xiàn)的情況,這種設(shè)計(jì)方式主要是將一些附加功能帶入到管理中,將設(shè)計(jì)的相關(guān)指標(biāo)使用到設(shè)計(jì)中,其中包括高頻、低頻模擬電路、數(shù)字電子線路的結(jié)構(gòu)設(shè)計(jì),然后依據(jù)實(shí)際情況設(shè)計(jì)相應(yīng)的單元電路結(jié)構(gòu),將電子電路工作的特點(diǎn)和運(yùn)行方式融入到設(shè)計(jì)中,并將線路設(shè)計(jì)進(jìn)行全面的整合,注重輸入與輸出之間的相互關(guān)系,保證電路設(shè)計(jì)的規(guī)范性,將電子電路設(shè)計(jì)得更加便于操作。同時(shí)在進(jìn)行設(shè)計(jì)的過程中需要對漸進(jìn)式設(shè)計(jì)的步驟進(jìn)行分析,根據(jù)應(yīng)用型電子電路的功能,及時(shí)地對電子電路進(jìn)行組合,在進(jìn)行拼裝時(shí)需要關(guān)注連接點(diǎn)信號連接的強(qiáng)度、幅度以及電壓值之間的關(guān)系,將整體電路進(jìn)行更加科學(xué)的設(shè)計(jì)。

2.3硬件語言描述設(shè)計(jì)

在進(jìn)行電子電路設(shè)計(jì)的過程中還可以使用基于硬件語言描述的形式,首先需要對設(shè)計(jì)目標(biāo)進(jìn)行全面的管理,熟悉電子設(shè)計(jì)中對信號進(jìn)行控制的相關(guān)原理,保證信號處理的各項(xiàng)參數(shù)。在具體信息確定完成之后需要對系統(tǒng)進(jìn)行分解,找出硬件的總體框架,之后對設(shè)計(jì)圖進(jìn)行仿真設(shè)計(jì),將較為重要的位置使用相關(guān)的記號進(jìn)行標(biāo)注,然后借助CAD軟件對設(shè)計(jì)進(jìn)行仿真測試,保證電子電路設(shè)計(jì)的邏輯關(guān)系、正負(fù)極值、時(shí)序等的正確性,提升方案設(shè)計(jì)的規(guī)范性。

3電子電路設(shè)計(jì)的創(chuàng)新路徑

3.1電子電路構(gòu)架設(shè)計(jì)

進(jìn)行設(shè)計(jì)創(chuàng)新首先需要對整體的設(shè)計(jì)構(gòu)架進(jìn)行管理,在設(shè)計(jì)中對FPGA系統(tǒng)進(jìn)行重新定義,在硬件單元內(nèi)部建立連接,找出更加明確的構(gòu)建系統(tǒng),對設(shè)計(jì)途徑進(jìn)行創(chuàng)新。在設(shè)計(jì)結(jié)束之后需要對設(shè)計(jì)目標(biāo)以及設(shè)計(jì)結(jié)果進(jìn)行對比,可以采用錯(cuò)誤的代碼,驗(yàn)證系統(tǒng)在進(jìn)行甄別過程中的效果,對于出現(xiàn)問題的地方及時(shí)進(jìn)行改進(jìn)。在結(jié)束之后選擇適宜的子系統(tǒng),其中一部分保持原本的運(yùn)行狀態(tài),一部分按照遺傳算法進(jìn)行一定的修改,這樣可以對系統(tǒng)進(jìn)行更加完善的處理,使操作的適應(yīng)性更強(qiáng)。進(jìn)行改進(jìn)之后再對系統(tǒng)進(jìn)行整體的驗(yàn)證,不斷地對設(shè)計(jì)方案進(jìn)行改進(jìn),使得設(shè)計(jì)更加符合方案的需要。

3.2對設(shè)計(jì)環(huán)境進(jìn)行創(chuàng)新

在設(shè)計(jì)過程中需要對系統(tǒng)的環(huán)境進(jìn)行創(chuàng)新,用于測試的環(huán)境需要將測試的硬件與顯示的FPGA構(gòu)架和硬件進(jìn)行全面的控制,制定適宜的仿真軟件。計(jì)算機(jī)在使用的過程中可以通過通信電纜將數(shù)據(jù)從計(jì)算機(jī)下載到FPGA系統(tǒng)中,使用規(guī)范化的儀器對數(shù)據(jù)采集中的硬件和軟件進(jìn)行連接,對設(shè)計(jì)方案進(jìn)行全面的評估,并將數(shù)據(jù)轉(zhuǎn)化進(jìn)行應(yīng)試實(shí)驗(yàn),對軟件進(jìn)行仿真處理,提升系統(tǒng)整體運(yùn)行環(huán)境。

4結(jié)語

電子電路設(shè)計(jì)對于科技的發(fā)展具有較為關(guān)鍵的作用,需要對系統(tǒng)進(jìn)行全面的管理,對設(shè)計(jì)方法進(jìn)行不斷的創(chuàng)新,使設(shè)計(jì)在多變的環(huán)境中實(shí)現(xiàn)自我重構(gòu),提升設(shè)計(jì)的科學(xué)性,使抽象的理論形象化、復(fù)雜的電路實(shí)際化。不僅能提高理解分析能力,而且能提高設(shè)計(jì)能力。通過設(shè)計(jì)和模擬仿真可以快速地反映出所設(shè)計(jì)電路的性能,使設(shè)計(jì)更加生動(dòng)、直觀、實(shí)時(shí)、高效,更好地為人類造福。

參考文獻(xiàn)

[1]梁光勝.電子技術(shù)系列課程教學(xué)改革的研究與實(shí)踐[A].中國光學(xué)學(xué)會(huì)光電技術(shù)專業(yè)委員會(huì),教育部高等學(xué)校電子信息科學(xué)與工程類專業(yè)教學(xué)指導(dǎo)分委員會(huì),全國高等學(xué)校光學(xué)教育研究會(huì).全國光學(xué)、光電和電子類專業(yè)教學(xué)經(jīng)驗(yàn)交流、研討會(huì)專集[C].中國光學(xué)學(xué)會(huì)光電技術(shù)專業(yè)委員會(huì),教育部高等學(xué)校電子信息科學(xué)與工程類專業(yè)教學(xué)指導(dǎo)分委員會(huì),全國高等學(xué)校光學(xué)教育研究會(huì),2012.

[2]黃品高,葉懋,景新幸.電子電路基礎(chǔ)實(shí)驗(yàn)教學(xué)中培養(yǎng)學(xué)生創(chuàng)新能力的基本素質(zhì)的探索[A].教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會(huì).教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會(huì)第二十屆學(xué)術(shù)年會(huì)會(huì)議論文集（上冊）[C].教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會(huì),2010.

[3]宋菲.電子電路設(shè)計(jì)的創(chuàng)新路徑分析[J].數(shù)字技術(shù)與應(yīng)用,2015(6):17.

篇2

【關(guān)鍵詞】Pspice 模擬電子電路 電子電路設(shè)計(jì)

在電氣、電子、自動(dòng)化、計(jì)算機(jī)等類型的專業(yè)中，模擬電子電路設(shè)計(jì)是基礎(chǔ)的技術(shù)課程，其理論知識較為抽象且電路的原理較為復(fù)雜，對于學(xué)生來說比較困難，教師也難以教好。本文提出將Pspice應(yīng)用在模擬電子電路設(shè)計(jì)中，有了該軟件，就等于有了電路以及實(shí)驗(yàn)室，完美地將理論與實(shí)踐結(jié)合，為教師和學(xué)生提供便利。

1 Pspice軟件概述

Pspice軟件由Schematics（電路模擬器）、Pspice（仿真軟件的數(shù)據(jù)處理器）、Probe（軟件的圖形后期處理器）、Stmed（產(chǎn)生信號的工具）、Parts（為器件建立模型的工具）和Pspice Optimizer（軟件的優(yōu)化設(shè)置工具）等組成，能夠提供強(qiáng)大的電路圖繪制、電路模擬仿真、圖形后期處理等功能。

Pspice包括以下主要功能：直流特性分析，其中包囊直流靜態(tài)工作點(diǎn)分析、直流靈敏度分析、直流掃描分析以及直流小信號傳遞函數(shù)值分析；交流掃描分析，包括頻率特性分析和噪聲分析；瞬態(tài)特性分析；蒙特卡羅分析；溫度特性和參數(shù)掃描分析；最壞情況分析等。

在設(shè)計(jì)電子電路期間，以既定的功能及技術(shù)參數(shù)來制定設(shè)計(jì)方案，可以應(yīng)用Pspice模擬和連接電路并檢測電路設(shè)計(jì)有無達(dá)到預(yù)期效果，也可以在計(jì)算機(jī)上對電路的結(jié)構(gòu)和相關(guān)參數(shù)進(jìn)行修改，不斷測試、觀察輸出的波形，直至達(dá)到設(shè)計(jì)要求，以便取得電路的最優(yōu)技術(shù)指標(biāo)，為電路設(shè)計(jì)的精準(zhǔn)性評價(jià)提供便利。此外，還能夠分析容差、敏捷性、最壞狀況、溫度特性等，這些都是傳統(tǒng)的方法難以完成的，還能夠比較各種設(shè)計(jì)方案的優(yōu)劣，方便選擇最優(yōu)的方案，使電路設(shè)計(jì)最優(yōu)化。

2 Pspice軟件的仿真實(shí)例

Pspice軟件在電子電路設(shè)計(jì)中的應(yīng)用可以提高教學(xué)效率，仿真電路的步驟大致分為五步：第一，繪制電路圖；第二，分析電路的特性和仿真參數(shù)；第三，仿真測驗(yàn)；第四，顯示仿真的結(jié)果；第五，分析并輸出相應(yīng)的實(shí)驗(yàn)結(jié)果。下面對Pspice軟件的仿真實(shí)例進(jìn)行分析。

2.1 限幅電路的設(shè)計(jì)實(shí)驗(yàn)

限幅電路的示意圖如圖1所示，二極管的型號為DIN4148，電阻為1kΩ，電源電壓為3伏特，當(dāng)輸入電壓達(dá)到6sin wt的時(shí)候，電路要達(dá)到限制輸入電壓幅值的目的。

設(shè)置直流掃描分析以及瞬態(tài)分析，得出輸入電壓Ui以及輸出電壓U0的波形，如圖2所示，可見電路對輸入電壓幅值的限制效果。

在限幅電路的瞬態(tài)分析結(jié)果示意圖中可見（圖3），當(dāng)輸入的電壓超出固定范圍時(shí)，超出的部分就會(huì)被截止，這樣就能使信號的電壓在一定的幅值內(nèi)，防止電路受信號電壓的影響出現(xiàn)故障。

2.2 RC正弦振蕩電路設(shè)計(jì)實(shí)驗(yàn)

RC振蕩電路在電子技術(shù)中得到廣泛應(yīng)用，振蕩電路在自動(dòng)進(jìn)行振蕩的過程中，其達(dá)到平衡的條件所花費(fèi)的時(shí)長極短，在課堂上，教師直接講授相關(guān)的理論會(huì)令學(xué)生難以在有限的課堂時(shí)間內(nèi)理解并掌握，因?yàn)閷W(xué)生難以根據(jù)抽象的理論想象出波形。就此，將Pspice運(yùn)用到其中，可以觀察出振蕩電路建立振蕩的過程以及振蕩器在穩(wěn)定之后的波形，同時(shí)，可以改變電阻或電容，觀察其對振蕩電路會(huì)產(chǎn)生怎樣的影響，更加便捷、直觀地掌握振蕩電路的設(shè)計(jì)原理及運(yùn)行原理。

3 總結(jié)

從上述的設(shè)計(jì)實(shí)驗(yàn)中可知，在模擬電子電路設(shè)計(jì)中應(yīng)用Pspice能夠使設(shè)計(jì)仿真的效果精準(zhǔn)且直觀形象，為電子電路的設(shè)計(jì)提供極大便捷。Pspice是應(yīng)用極廣的電路設(shè)計(jì)及分析軟件，具有繪制電路圖、模擬仿真電路、圖形后期處理等強(qiáng)大功能，在建立真實(shí)的電路之前，在該軟件上設(shè)計(jì)、繪制仿真電路，依據(jù)具體的需求來設(shè)置相應(yīng)的參數(shù)，斷定電路設(shè)計(jì)是否科學(xué)、性能是否可靠、能否達(dá)到設(shè)計(jì)的要求、有無必要修改電路等，還可以對元件的變化會(huì)對電路造成怎樣的影響進(jìn)行綜合評估，同時(shí)也能對一些電路的特性進(jìn)行測量分析?？傊琍spice的應(yīng)用能夠?yàn)殡娮与娐返哪M仿真設(shè)計(jì)帶來很好的內(nèi)外部條件，幫助設(shè)計(jì)者設(shè)計(jì)出最優(yōu)電路，提高教師的教學(xué)效率和學(xué)生的掌握速率，從根本上減少成本支出，使電路設(shè)計(jì)最優(yōu)化，提高電路性能的可靠性，是模擬電子電路設(shè)計(jì)中必不可少的仿真設(shè)計(jì)軟件。

參考文獻(xiàn)

[1]楊慧梅，朱勇.PSPICE仿真軟件在《低頻電子線路》教學(xué)中的應(yīng)用[J].合肥工業(yè)大學(xué)學(xué)報(bào)（社會(huì)科學(xué)版），2010（05）.

[2]付巍.Pspice在模擬電子電路設(shè)計(jì)中的應(yīng)用[J].機(jī)械工程與自動(dòng)化，2006（03）.

[3]段天睿，滕照宇，姚勇，李興紅.柔性線路板串?dāng)_Pspice仿真分析及應(yīng)用[J].安全與電磁兼容，2009（05）.

[4]宋國民，王寧，張愛云，周維.Pspice仿真平臺在共軌ECU設(shè)計(jì)中的應(yīng)用[J]. 現(xiàn)代車用動(dòng)力，2009（03）

[5]周潤景，張麗娜，王志軍.Pspice 電子電路設(shè)計(jì)與分析[M].北京： 機(jī)械工業(yè)出版社，2011

篇3

在現(xiàn)今的市場經(jīng)濟(jì)環(huán)境下，任何的消費(fèi)者都是追求性價(jià)比最大的原則。在使用一些電子元件的時(shí)候，一方面要注意產(chǎn)品的質(zhì)量，同時(shí)還要在選擇產(chǎn)品元件的時(shí)候注意價(jià)格因素，在價(jià)格和質(zhì)量之間找到一個(gè)完美的結(jié)合點(diǎn)，這樣的產(chǎn)品才是最受歡迎的和市場競爭力高的產(chǎn)品。

2電子電路設(shè)計(jì)的基本步驟

電子電路設(shè)計(jì)的基本步驟的了解也是進(jìn)行電子電路調(diào)試的一個(gè)重要的環(huán)節(jié)，這樣的話在調(diào)試的過程中間，我們也可以利用設(shè)計(jì)的步驟進(jìn)行相反的推演。

2.1分析設(shè)計(jì)課題，明確功能要求

在看到設(shè)計(jì)的課題的時(shí)候，我們應(yīng)該認(rèn)真的研究課題，找到課題的重心，和中心，然后對課題進(jìn)行深入的研究，確定課題的每個(gè)方面，考慮到每個(gè)細(xì)節(jié)，最后確定設(shè)計(jì)的電路的功能，所需要的元件，各個(gè)元件的功能，制造出顧客滿意的電子電路。

2.2確定核心功能器件和總體設(shè)計(jì)方案

在明確設(shè)計(jì)課題的思路之后，對課題的設(shè)計(jì)的電子電路有一個(gè)明確的定位，根據(jù)設(shè)計(jì)的電子電路的具體功能有了具體的了解，我們才好確定所需要的功能器件，再采購功能器件，最后設(shè)計(jì)一整套的設(shè)計(jì)方案，當(dāng)然方案的設(shè)計(jì)最好多設(shè)計(jì)幾套，畢竟方案是理論的產(chǎn)物，現(xiàn)實(shí)的需要中可能會(huì)出現(xiàn)偏差，這也是有備無患，況且也可以在這些方案中間選擇一個(gè)最優(yōu)的方案實(shí)施。

2.3功能單元電路的設(shè)計(jì)與選擇

在設(shè)計(jì)功能單元電路的時(shí)候，我們要明確對各個(gè)單元的電路的要求，針對這些具體的要求在制定出準(zhǔn)確的指標(biāo)參數(shù)。選擇各個(gè)單元的功能的時(shí)候我們要注意的是不是單純的選擇，還要根據(jù)這個(gè)元件的連接的各個(gè)元件之間的配合來選擇這樣的單元電路的設(shè)計(jì)才是符合整體性的要求，設(shè)計(jì)出來的電路不是單純的零件的組合，而是各個(gè)零件的相互的配合，最后形成的一個(gè)有機(jī)的結(jié)合體。

2.4初步形成整體設(shè)計(jì)

在完成以上步驟的前提之下，就要形成一個(gè)相對完整的設(shè)計(jì)方案，這個(gè)方案要求是考慮到各個(gè)方面的因素，不會(huì)出現(xiàn)低級的錯(cuò)誤，加上加工整理形成一個(gè)電路設(shè)計(jì)的雛形，建立一個(gè)宏觀的框架。

2.5電路試制

在電路圖的設(shè)計(jì)定稿之后，就可以進(jìn)行電路的試制，制作出相應(yīng)的電路板，焊接相應(yīng)的電路元件，最后檢查相應(yīng)的元件是否完好，連接的是否緊密，安裝好之后還可以進(jìn)行通電調(diào)試，看看是否需要優(yōu)化。

2.6電路的調(diào)試和定性

最后在以上的各個(gè)步驟完成之后，就要在制作的樣品中間進(jìn)行測試調(diào)節(jié)，然后選出最好的電路設(shè)計(jì)，在這個(gè)過程中間首先是進(jìn)行調(diào)試，對其中的問題進(jìn)行檢查維修，在交友相關(guān)的部門試用，確定適合以后在定性生產(chǎn)，在調(diào)試定性的過程中間我們要詳細(xì)的記錄下來各種數(shù)據(jù)。本文來自于《電子科技》雜志。電子科技雜志簡介詳見

3調(diào)試儀器的介紹

篇4

關(guān)鍵詞：電子電路設(shè)計(jì)教學(xué)；軟件實(shí)際應(yīng)用

隨著計(jì)算機(jī)技術(shù)的發(fā)展進(jìn)步，計(jì)算機(jī)軟件的開發(fā)應(yīng)用發(fā)展空間也越來越廣闊。計(jì)算機(jī)軟件對于電子線路設(shè)計(jì)而言，其重要性不言而喻，可提供給電路設(shè)計(jì)更合理的參數(shù)方案，無論是教學(xué)應(yīng)用中亦或社會(huì)應(yīng)用中，均占有極高的比重和地位。目前，已有諸多設(shè)計(jì)者在設(shè)計(jì)和研究電路的過程中，利用電腦仿真技術(shù)來分析調(diào)試電路設(shè)計(jì)，充分證實(shí)計(jì)算機(jī)軟件是實(shí)現(xiàn)電子電路設(shè)計(jì)的關(guān)鍵工具。

一、電子電路設(shè)計(jì)教學(xué)和計(jì)算機(jī)軟件的發(fā)展現(xiàn)狀

在計(jì)算機(jī)技術(shù)迅猛發(fā)展的當(dāng)前，幾乎任何行業(yè)的發(fā)展都離不開計(jì)算機(jī)軟件的開發(fā)利用，特別是電子電路設(shè)計(jì)領(lǐng)域，應(yīng)用各類計(jì)算機(jī)軟件進(jìn)行電路設(shè)計(jì)既快捷便利，又能有效驗(yàn)證電子線路的功能及連接。而隨著計(jì)算機(jī)軟件的普及應(yīng)用，其類型功能等越來越完善，也得到了廣泛的認(rèn)可。在實(shí)際的電路設(shè)計(jì)中，無論設(shè)計(jì)亦或搭建線路，都需要電路圖繪制、結(jié)構(gòu)調(diào)動(dòng)、電路及元件設(shè)計(jì)等電子領(lǐng)域共同參與，這就表明需要用到的計(jì)算機(jī)類型也不盡相同，也是促進(jìn)計(jì)算機(jī)軟件完善發(fā)展的內(nèi)在動(dòng)力。

目前，我國大多數(shù)高校開設(shè)的電子電路設(shè)計(jì)課程主要以“理論+實(shí)踐”為主，這種課程模式提供給學(xué)生學(xué)習(xí)電路設(shè)計(jì)更廣闊的發(fā)展空間。而使用計(jì)算機(jī)軟件輔助教學(xué)，讓學(xué)生掌握軟件使用方法，可利于學(xué)生通過軟件工具設(shè)計(jì)電子電阻，搭建和調(diào)試其線路。在電路設(shè)計(jì)教學(xué)中應(yīng)用輔助軟件，最具有代表性的實(shí)例即模擬電子技術(shù)實(shí)驗(yàn)教學(xué)，其不但能使學(xué)生獲得基礎(chǔ)性知識，通過課堂的實(shí)踐練習(xí)更加深入認(rèn)知電路設(shè)計(jì)和仿真軟件應(yīng)用，也可在課程后期實(shí)踐中，更進(jìn)一步融合電子電路知識與軟件知識。從這個(gè)角度來看，進(jìn)行電子電路教學(xué)，對電路設(shè)計(jì)結(jié)合計(jì)算機(jī)軟件意義非凡，也是我國電子電路技術(shù)發(fā)展的基礎(chǔ)前提。

二、電子電路設(shè)計(jì)教學(xué)中輔助軟件的應(yīng)用

（一）Portues軟件的應(yīng)用

目前，在電子電路設(shè)計(jì)的教學(xué)中，Portues軟件的應(yīng)用較為普遍，此軟件具有強(qiáng)大的輔助設(shè)計(jì)功能，作為仿真教學(xué)軟件之一，在科技水平大幅度提高的今天，逐漸受到電子電路專業(yè)師生的青睞。Portues軟件的應(yīng)用需通過在界定頁面演示后，根據(jù)仿真實(shí)驗(yàn)結(jié)果所得結(jié)論制定或優(yōu)化相關(guān)解決方案。這種仿真模式能提高軟件利用效率，得出一系列仿真波形和圖像，實(shí)現(xiàn)更深入的修改。通常來說，在傳統(tǒng)的設(shè)計(jì)過程中，設(shè)計(jì)者需要將初始的原理圖做成實(shí)際測試版進(jìn)行調(diào)試，發(fā)現(xiàn)問題后，需要進(jìn)行電路板的修改和完善。使用該軟件則可避免這一環(huán)節(jié)，只要通過該軟件就能分析原始電子電路設(shè)計(jì)，并自動(dòng)生成其研究結(jié)果。從這個(gè)角度來說，該軟件具有操作便利、功能全面的優(yōu)勢，并及時(shí)調(diào)整電子電路設(shè)計(jì)過程中產(chǎn)生的數(shù)據(jù)，在學(xué)生實(shí)訓(xùn)實(shí)驗(yàn)的過程中，也有利于解決電子電路設(shè)計(jì)教學(xué)中的問題。同時(shí)，該軟件的檢測手段更科學(xué)，可完全取代傳統(tǒng)落后檢測模式，且能夠大大降低實(shí)驗(yàn)成本，對提高教學(xué)效率減少設(shè)計(jì)時(shí)間作用巨大。

（二）CAD軟件的應(yīng)用

CAD軟件在電子電路設(shè)計(jì)教學(xué)中的應(yīng)用，與其他軟件相比具有研究不同圖像的特點(diǎn)，在教學(xué)中應(yīng)用相對廣泛。而在電子電路教學(xué)不斷發(fā)展的今天，該軟件不但有利于電路制圖，也有益于核算相關(guān)數(shù)據(jù)和繪制幾何圖形。教師在利用該軟件進(jìn)行電子電路設(shè)計(jì)教學(xué)時(shí)，可根據(jù)電子電路設(shè)計(jì)類型的不同，展示不同設(shè)計(jì)的方案及措施。而且，學(xué)生利用該軟件進(jìn)行實(shí)踐，可了解到電子電路設(shè)計(jì)中的各種問題，并更便捷快速地解決面臨的問題，使學(xué)生在實(shí)踐中不斷累積經(jīng)驗(yàn)，提高自身動(dòng)手能力及解決問題的能力，進(jìn)而避免這些問題對教學(xué)的干擾。另外，CAD軟件本身擁有元件整理庫，故能在教學(xué)中設(shè)置電子電路設(shè)計(jì)的相關(guān)元件，還能直接及時(shí)地給出解決電路設(shè)計(jì)中所存問題的方案。在教學(xué)中利用該軟件輔助，可有效減少制作原理圖像的時(shí)間，使學(xué)生深刻記憶制作設(shè)計(jì)的圖像。但需要注意一點(diǎn)，即教師要詳細(xì)說明模擬元件與真實(shí)元件的區(qū)別，以免學(xué)生在實(shí)踐操作中受到不安全因素的威脅。

（三）EWB軟件的應(yīng)用

EWB軟件是技術(shù)型仿真軟件，其中涉及大量高科技元件與電路模型。從仿真軟件角度來說，EWB軟件的使用功能十分強(qiáng)大，能夠進(jìn)行整體的電子電路分析，并可提出相關(guān)問題。該軟件與其他軟件相比，更具適用性，可以實(shí)現(xiàn)不同的電子電路設(shè)計(jì)。因此，當(dāng)教師利用該軟件輔助教學(xué)時(shí)，應(yīng)注重強(qiáng)調(diào)其不同所在，既要讓學(xué)生充分利用軟件主要功能，也要了解相關(guān)拓展功能。例如，系統(tǒng)的掃描分析電子電路形式時(shí)，該軟件在仿真各種函數(shù)的同時(shí)，也可模擬電路生成。另外，在學(xué)生利用軟件中涉及的高科技元件和功能完善原始電子電路設(shè)計(jì)的過程中，教師應(yīng)詳細(xì)地向?qū)W生介紹并解釋相關(guān)軟件的生成，以確保學(xué)生能夠全面掌握軟件使用方法，進(jìn)而開展高效的學(xué)習(xí)。在電子電路設(shè)計(jì)中只有不斷了解EWB軟件，將其全面融入其中才能展現(xiàn)其精準(zhǔn)程度與時(shí)效性。

三、結(jié)束語

通過上文分析可知，輔助軟件應(yīng)用于電子電路設(shè)計(jì)教學(xué)中，無疑是對電路設(shè)計(jì)和功能檢測教學(xué)方法的最佳補(bǔ)充。教師在備課期間，應(yīng)對各種輔助軟件運(yùn)用特點(diǎn)進(jìn)行合理比較，以便擇取更具備教學(xué)價(jià)值的軟件進(jìn)行教學(xué)，實(shí)現(xiàn)對電路參數(shù)的全面講解，培養(yǎng)學(xué)生獨(dú)到電力工程設(shè)計(jì)見地，進(jìn)而為其將來就業(yè)發(fā)展奠定良好基礎(chǔ)。

參考文獻(xiàn)：

[1]李葉明.淺析Multisim仿真軟件在電子電路實(shí)驗(yàn)教學(xué)中的運(yùn)用[J].都市家教（上半月），2015，（4）：268-268.

[2]顧玲芙.各類軟件在電子電路設(shè)計(jì)教學(xué)中的運(yùn)用[J].電子制作，2013，（20）：132-132.

[3]顧學(xué)俊.分析各類軟件在電子電路設(shè)計(jì)教學(xué)中的應(yīng)用[J].電子測試，2015，（7）：130-131，122.

篇5

電子技術(shù)是一門實(shí)踐性很強(qiáng)的課程，其中電子電路設(shè)計(jì)是一個(gè)重要的實(shí)踐環(huán)節(jié)，掌握單元電路的設(shè)計(jì)方法是每個(gè)電子工程師必備的能力。具體介紹了單元電子電路設(shè)計(jì)步驟及幾種重要單元電路的設(shè)計(jì)方法。

電子技術(shù)是一門實(shí)踐性很強(qiáng)的課程，加強(qiáng)技能的訓(xùn)練及培養(yǎng)，是提高工程人員的素質(zhì)和能力的必要手段。在電子信息類教學(xué)中，電子電路設(shè)計(jì)是一個(gè)重要的實(shí)踐環(huán)節(jié)，著重讓學(xué)員從理論學(xué)習(xí)過渡到實(shí)際的應(yīng)用，為以后從事技術(shù)工作打下堅(jiān)實(shí)的基礎(chǔ)。

設(shè)計(jì)電子電路系統(tǒng)時(shí)，首先必須明確系統(tǒng)的設(shè)計(jì)任務(wù)，根據(jù)任務(wù)進(jìn)行方案選擇，然后對方案中的各個(gè)部分進(jìn)行單元的設(shè)計(jì)，參數(shù)計(jì)算和器件選擇，最后將各個(gè)部分連接在一起，畫出一個(gè)符合設(shè)計(jì)要求的完整的系統(tǒng)電路圖。因此，掌握單元電路的設(shè)計(jì)方法和實(shí)際設(shè)計(jì)電路的能力，是電子工程師必備的能力。

一、電子技術(shù)及單元電路概念

所謂電子技術(shù)是根據(jù)電子學(xué)的原理，運(yùn)用電子器件設(shè)計(jì)和制造某種特定功能的電路以解決實(shí)際問題的一門學(xué)科。包括信息電子技術(shù)和電路電子技術(shù)兩大分支。信息電子技術(shù)包括模擬電子技術(shù)和數(shù)字電子技術(shù)。電子技術(shù)是對電子信號進(jìn)行處理的技術(shù)，處理的方式有信號的發(fā)生、放大、濾波、轉(zhuǎn)換。

電子電路是由兩部分組成，即電子元件和電子器件。電子原件是指電子設(shè)備中的電阻器、電容器、變壓器和開關(guān)等，而電子器件通常由電子管、離子管、晶體管等構(gòu)成。電子電路按組成方式可分為分立電路和集成電路。單元電路是整個(gè)電子電路系統(tǒng)的一部分，常用的單元電路有放大電路，整流電路，震蕩電路，檢波電路，數(shù)字電路。總體來說是與門，非門，或門及其組合的計(jì)數(shù)電路，觸發(fā)器，加減運(yùn)算器等。單元電路的設(shè)計(jì)訓(xùn)練是為了能提高整體電子電路的設(shè)計(jì)水平。

二、單元電路的設(shè)計(jì)步驟

1.明確任務(wù)

單元電路設(shè)計(jì)前都需明確本單元電路的任務(wù)，詳細(xì)擬定出單元電路的性能指標(biāo)，這是單元電路設(shè)計(jì)最基本的條件。通過計(jì)算電壓放大的倍數(shù)、輸入及輸出電阻的大小，并且根據(jù)電路設(shè)計(jì)的簡單明了、成本低、體積小、可靠性高等特點(diǎn)進(jìn)行單元電路的設(shè)計(jì)。

2.參數(shù)計(jì)算

參數(shù)計(jì)算是為了保證單元電路的功能指標(biāo)達(dá)到所需的要求，參數(shù)計(jì)算需要電子技術(shù)知識，對這方面的理論要求很高。例如，放大器電路中我們通常需要計(jì)算各電阻值以及他們的放大倍數(shù)；振蕩器中我們通常需要計(jì)算電阻電容以及震蕩頻率。進(jìn)行參數(shù)計(jì)算時(shí)，同一個(gè)電路可能得出不止一組數(shù)據(jù)，我們要注意選擇數(shù)據(jù)的方法，選擇的這組數(shù)據(jù)需要完成電路設(shè)計(jì)的要求，并且在實(shí)踐中能真正可行。

3.畫出電路圖

為詳細(xì)表述單元電路與整機(jī)電路的連接關(guān)系，設(shè)計(jì)時(shí)需要繪制完整的電路圖。通過單元電路之間的相互配合和前后之間的關(guān)系使得設(shè)計(jì)者盡量簡化電路結(jié)構(gòu)。例如對于單元電路之間的級聯(lián)設(shè)計(jì)，在各單元電路確定以后，還要認(rèn)真仔細(xì)地考慮它們之間的級聯(lián)問題，從而到達(dá)減少浪費(fèi)，從而降低工作量。注意各部分輸入信號、輸出信號和控制信號的關(guān)系，模擬輸入、輸出，使得輸入、輸出、電源、通道間全隔離，將

轉(zhuǎn)貼于

直流電流、電壓信號分成多路相同或不同的電流、電壓信號，實(shí)現(xiàn)不同設(shè)備同時(shí)采集控制。

（1）注意電路圖的可讀性

繪圖時(shí)盡量把主電路圖畫在一張紙上，比較獨(dú)立和次要部分畫在令一張紙上，圖的端口和兩端做好標(biāo)記，標(biāo)出各圖紙之間信號的引入及引出。

（2）注意信號的流向及圖形符號

一般從輸入端和信號源畫起，又左至右或者由上至下按信號的流向依次畫出單元電路。圖中應(yīng)加適當(dāng)?shù)臉?biāo)注，并且圖形符號要標(biāo)準(zhǔn)，

（3）注意連接線畫法

各元件之間的連接線應(yīng)為直線，并且盡量減少交叉。通常情況下連接線應(yīng)水平或垂直布置，無特殊情況不畫斜線，互相連接的交叉用原點(diǎn)表示。

三、幾種典型單元電路的設(shè)計(jì)方法

單元電路的設(shè)計(jì)是否合理，能夠關(guān)系到整個(gè)電子電路的設(shè)計(jì)是否能夠正常運(yùn)行。因此，各個(gè)單元設(shè)計(jì)的工程師紛紛致力于單元電路的設(shè)計(jì)。

1.對于線性集成運(yùn)放組成的穩(wěn)壓電源的設(shè)計(jì)

穩(wěn)壓電源設(shè)計(jì)的一般思路是讓輸入電壓先通過電壓變壓器，再通過整流網(wǎng)絡(luò)，然后經(jīng)過濾波網(wǎng)絡(luò)最后經(jīng)過穩(wěn)壓網(wǎng)絡(luò)。在單元電路中，對于串聯(lián)反饋式穩(wěn)壓電路大體上可分為調(diào)整部分、取樣部分、比較放大電路、基準(zhǔn)電壓電路等。經(jīng)過這樣設(shè)計(jì)的線路，具有過流及短路保護(hù)功能，當(dāng)負(fù)載電流到達(dá)限額是能起到保護(hù)電路的功能工作。其具體設(shè)計(jì)方法為：對于整流出來的直流電是很少用來直接帶動(dòng)負(fù)載，還必須濾波后降低其紋波系數(shù)，但這種電路不能起到穩(wěn)壓的作用。所以穩(wěn)壓電源都應(yīng)滿足一定的技術(shù)指標(biāo)。

2.單元電路之間的級聯(lián)設(shè)計(jì)

各單元電路確定以后，還要認(rèn)真仔細(xì)地考慮它們之間的級聯(lián)問題。如電器特性的相互匹配、信號耦合方式、時(shí)序配合以及相互干擾等問題。

對于電氣性能相互匹配的問題有些涉及到的是模擬單元電路之間的匹配，有的涉及到的是數(shù)字單元電路之間的匹配，有的則需要兩者兼顧。從提高放大倍數(shù)和負(fù)載能力考慮，希望后一級的輸入電阻要大，前一級的輸入電子要小，但從改善頻率響應(yīng)角度考慮，則剛好相反。

信號耦合方式有直接耦合、間接耦合、阻容耦合、變壓器耦合和光耦合。直接耦合方式最簡單，但是在靜態(tài)情況下，存在兩個(gè)單元電路的相互影響，因此在電路分析時(shí)應(yīng)加以考慮。

時(shí)序配合的問題比較復(fù)雜，先對系統(tǒng)中各個(gè)單元電路的信號關(guān)系進(jìn)行詳細(xì)的分析，來確定系統(tǒng)的時(shí)序，以確保系統(tǒng)正常工作下的信號時(shí)序。最后設(shè)計(jì)出實(shí)現(xiàn)該時(shí)序的方法。

3.對于運(yùn)算放大器電路的設(shè)計(jì)

運(yùn)算放大器是具有很高放大倍數(shù)的電路單元，在實(shí)際電路中通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊。運(yùn)放是一個(gè)從功能的角度命名的電路單元，可以由分立的器件實(shí)現(xiàn)，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。運(yùn)算放大器的設(shè)計(jì)中，其基本參數(shù)應(yīng)當(dāng)選擇單、雙電源供電，電源電流。而且應(yīng)當(dāng)輸入失調(diào)電壓、輸入失調(diào)電流、輸入電阻。并且轉(zhuǎn)換速率、建立時(shí)間。設(shè)計(jì)中應(yīng)當(dāng)正確認(rèn)識、對待各種參數(shù)，不盲目片面追求指標(biāo)的先進(jìn)。其中值得引起重視的是：依據(jù)推薦參數(shù)在規(guī)定的消振引腳之間接入適當(dāng)?shù)碾娙菹?，這是為了消除運(yùn)放的高頻自激，同時(shí)為了減小消振困難這一情況，應(yīng)盡量避免兩級以上放大級級連。

篇6

【關(guān)鍵詞】電子工程設(shè)計(jì);高頻電路;教學(xué)研究

1.引言

《電子工程設(shè)計(jì)》是電子信息工程專業(yè)的一門專業(yè)課和必修課。本課程是學(xué)生學(xué)習(xí)電子技術(shù)十分重要的教學(xué)環(huán)節(jié)之一，是對學(xué)生學(xué)習(xí)電子技術(shù)知識的綜合實(shí)踐訓(xùn)練。通過電子技術(shù)實(shí)踐教學(xué)環(huán)節(jié)，使學(xué)生鞏固所學(xué)的電子技術(shù)理論知識，培養(yǎng)學(xué)生解決實(shí)際問題的能力，加強(qiáng)基本技能的訓(xùn)練，切實(shí)提高學(xué)生的實(shí)踐動(dòng)手能力和創(chuàng)新能力。教學(xué)任務(wù)是通過本課程的學(xué)習(xí)使學(xué)生掌握常用電子元器件基本知識，常見電子電路的設(shè)計(jì)，綜合電子應(yīng)用電路的設(shè)計(jì)，電子線路板元件布置與布線基本知識，元件焊接技術(shù)，硬件電路的調(diào)試技術(shù)，電信號的檢測技術(shù)。

課程內(nèi)容中高頻電路設(shè)計(jì)部分是重點(diǎn)也是難點(diǎn)，高頻電路設(shè)計(jì)包括各種調(diào)諧電路的設(shè)計(jì)、高頻振蕩器的設(shè)計(jì)以及實(shí)際電路的制作和調(diào)試。學(xué)生在進(jìn)行各種參數(shù)選擇和電路調(diào)試的過程中很容易出現(xiàn)問題，本文針對高頻電路設(shè)計(jì)和調(diào)試方法進(jìn)行了深入的教學(xué)研究，結(jié)合課程講授過程中的實(shí)際問題對此部分教學(xué)內(nèi)容做了詳細(xì)分析，并取得了良好的教學(xué)效果。

2.調(diào)諧放大電路的設(shè)計(jì)和調(diào)試方法研究

調(diào)諧放大器是一種選頻放大器，即從所輸入的信號中選出有用信號并進(jìn)行電壓放大。調(diào)諧放大器在各種電子設(shè)備、發(fā)射和接收機(jī)中被廣泛應(yīng)用。在調(diào)諧放大器中由L、C元件組成并聯(lián)諧振回路，對信號進(jìn)行選頻[1]。放大器件可以是雙極型晶體管，也可以是場效應(yīng)管。

2.1 原理電路

圖1 原理電路一

圖2 原理電路二

RB1、RB2、RE提供管子的靜態(tài)工作點(diǎn)，使管子處在放大狀態(tài)。電路之一中的L、C組成并聯(lián)諧振回路，決定諧振頻率。電路只對諧振頻率及其通頻帶內(nèi)的信號進(jìn)行電壓放大，而對通頻帶以外的輸入信號不放大，從而實(shí)現(xiàn)選頻放大。電路之二的直流偏置與電路之一相同。電路中的C、L1、L2決定諧振回路的諧振頻率。放大的電壓信號經(jīng)L1、L2之間的互感耦合，由L2兩端輸出。上述電路在發(fā)射和接收設(shè)備中被廣泛應(yīng)用。如超外差收音機(jī)的中放電路、電視機(jī)的中放電路等普遍使用上述電路。

2.2 電路的設(shè)計(jì)方法

（1）按所需諧振頻率選擇LC參數(shù)

諧振頻率由L、C參數(shù)共同決定，在設(shè)計(jì)中一般先固定電容的參數(shù)，選擇電感元件的參數(shù)。在設(shè)計(jì)高頻諧振回路時(shí)，由于管子的結(jié)電容和元件分布電容影響諧振頻率，選擇電容參數(shù)時(shí)適當(dāng)將容量選的小些。電感最好選用具有磁帽的電感，以方便電路調(diào)試時(shí)微調(diào)電感量。如果選用有骨架電感，可通過增減匝數(shù)來微調(diào)電感量;如果選用空心電感也可通過改變匝與匝之間距離來微調(diào)電感。

（2）三極管放大電路的設(shè)計(jì)

電路屬于小信號放大電路，設(shè)計(jì)時(shí)參照中頻段單管放大電路的設(shè)計(jì)過程。其實(shí)就是通過設(shè)計(jì)使管子具有合適的靜態(tài)工作點(diǎn)，并具有合適的動(dòng)態(tài)范圍。如UCEQ≈1/2VCC。注意：對直流來說LC回路相當(dāng)于短路。

2.3 電路的調(diào)試方法

（1）靜態(tài)調(diào)試

調(diào)試電路的靜態(tài)工作點(diǎn)，使電路中管子的靜態(tài)電流和有關(guān)電壓達(dá)到設(shè)計(jì)值。UCEQ最好接近1/2VCC。

（2）動(dòng)態(tài)調(diào)試

在信號輸入端輸入接近LC回路諧振頻率的頻率可變的信號，用毫伏表測試LC回路的電壓。將輸入信號由低到高改變頻率，觀察毫伏表讀數(shù)，當(dāng)毫伏表讀數(shù)最大時(shí)，所輸入的信號頻率就是該電路所放大的信號頻率。

上述毫伏表可以用示波器代替。當(dāng)示波器顯示波形幅度最大時(shí)，所輸入的信號頻率即為該LC回路的諧振頻率，也就是該電路所放大的頻率。在沒有毫伏表的情況下，也可以用萬用表直流電壓檔測量管子的UCE，在LC諧振時(shí)UCE最小。如果電路的諧振頻率偏離設(shè)計(jì)頻率，可以通過微調(diào)電感量進(jìn)行諧振頻率的微調(diào)。如果諧振頻率偏離設(shè)計(jì)值太多，可先改變電容的容量，然后再微調(diào)電感量。如果有條件最好用掃頻儀調(diào)試放大電路的頻率特性。

3.高頻正弦振蕩電路的設(shè)計(jì)和調(diào)試方法研究

所謂高頻正弦振蕩器是指產(chǎn)生幾百kHz以上正弦信號的電路（幾赫茲～幾千赫茲正弦信號由RC正弦振蕩器產(chǎn)生）。

高頻振蕩器按選頻網(wǎng)絡(luò)分為LC正弦振蕩器和石英晶體正弦振蕩器[2]。LC正弦振蕩器的頻率穩(wěn)定度為10-2～10-5，石英晶體正弦振蕩器的頻率穩(wěn)定度為10-7～10-9。

LC正弦振蕩器的振蕩頻率可通過改變電感量實(shí)現(xiàn)微調(diào)。如果需要使振蕩頻率該變量較大，一般先改變諧振回路電容的容量，然后微調(diào)電感量。當(dāng)石英晶體的標(biāo)稱頻率選定后，石英晶體振蕩器的振蕩頻率基本固定，雖然理論上可通過改變配諧電容的容量來微調(diào)振蕩頻率，但由于配諧電容的容量很小，在實(shí)際中通過改變配諧電容容量對電路振蕩頻率的改變很很小。只要應(yīng)用場合對振蕩器振蕩頻率穩(wěn)定度的要求不是很高，實(shí)際中高頻振蕩器大多是LC正弦振蕩器。

3.1 LC正弦振蕩器的電路設(shè)計(jì)

從理論上講，LC正弦振蕩電路有變壓器反饋式、電感三點(diǎn)式、電容三點(diǎn)式、改進(jìn)的電容三點(diǎn)式（克拉撥電路）。實(shí)際中的LC正弦振蕩電路上述四種形式都有，但最多的是電容三點(diǎn)式和改進(jìn)的電容三點(diǎn)式[3]。這是由于電容三點(diǎn)式電路管子的結(jié)電容和元件分布電容對諧振頻率的影響小。電容三點(diǎn)式電路原理電路如圖3所示。

圖3

由管子和RP、R1、R2、R3、R4、C1、C2組成的電路是小信號放大電路。顯然它是阻容耦合共基極放大電路。電阻決定電路中管子的直流偏置，由于整體電路為振蕩電路，管子在處于放大狀態(tài)的前提下，應(yīng)盡量使直流偏置小些，即靜態(tài)工作點(diǎn)靠近截止區(qū)，如管子的靜態(tài)集電極電流一般在（1～2）mA。電容C1、C2為隔直通交電容，它們的容量視振蕩頻率決定[4]。

振蕩頻率計(jì)算公式近似為：

在選擇C3和C4容量時(shí)，要注意C4對諧振頻率的容抗決定正反饋的大小，其容抗越大則正反饋量就越大，電路容易起振[5]。但正反饋量過大會(huì)使管子退出放大狀態(tài)，反而電路不能振蕩。在設(shè)計(jì)中先選擇C的容量，然后計(jì)算L的電感量。振蕩頻率在幾MHz以下時(shí)，C的容量選幾百pF;振蕩頻率幾十MHz時(shí)，選C為幾十pF。在C的容量選定后，根據(jù)振蕩頻率f0確定L的值。

3.2 電路的調(diào)試方法

先調(diào)試放大電路的靜態(tài)工作點(diǎn)：先將LC諧振回路用短路線短路，則整體電路僅為放大電路。放大電路的調(diào)試僅調(diào)節(jié)靜態(tài)工作點(diǎn)即可。即通過調(diào)節(jié)RP的阻值，改變管子的靜態(tài)工作點(diǎn)，使其達(dá)到設(shè)計(jì)值（一般小功率振蕩電路，靜態(tài)ICQ=1～2mA）。

靜態(tài)調(diào)試完成后調(diào)試動(dòng)態(tài)：即將原跨接在LC諧振回路的短路線去掉，通電后用示波器觀察振蕩波形。在LC回路元件參數(shù)選擇合理時(shí)，只要電路的靜態(tài)合適，接通電源后一般都能振蕩。

振蕩頻率的微調(diào)：振蕩頻率的微調(diào)一般通過改變電感量實(shí)現(xiàn)。如果使用無骨架電感，通過增減線圈匝數(shù)或改變匝間距離改變電感量;如果使用有磁芯電感，則通過調(diào)節(jié)磁芯與線圈的距離改變電感量;如果使用無磁芯有骨架電感，只能通過增減線圈匝數(shù)改變電感。

電路不起振可能是下列原因之一：

（1）電路的靜態(tài)工作點(diǎn)過低，或管子的β值太小

解決的方法分別是通過減小RP阻值來提高靜態(tài)工作點(diǎn)。這個(gè)工作可在用示波器觀察著振蕩波形的情況下微調(diào)RP阻值。

如果是管子β值太小引起的不起振，則應(yīng)更換β值大一些的管子。一般β值在幾十以上就可，β值過高會(huì)使電路工作不穩(wěn)定。

（2）電路中LC回路的Q值太低

解決的辦法是增大L/C的數(shù)值，即在LC乘積為常數(shù)的情況下增大L/C的比值?；驕p小線圈的損耗電阻（改用線徑粗的絕緣漆包線繞制電感），或減小負(fù)載對諧振回路的影響。前兩個(gè)原因往往是LC回路設(shè)計(jì)時(shí)元件參數(shù)選擇的不十分合理。

（3）正反饋量過小或過大

解決的辦法是在保證總電容量基本不變的情況下，改變C3、C4的比值。C4對振蕩頻率的容抗越大，正反饋就越大。

4.小結(jié)

通過理論教學(xué)和實(shí)踐教學(xué)過程中得到的經(jīng)驗(yàn)，對高頻調(diào)諧電路和高頻振蕩電路設(shè)計(jì)的設(shè)計(jì)方案，參數(shù)選擇方法和電路調(diào)試方法進(jìn)行了總結(jié)，根據(jù)理論計(jì)算數(shù)據(jù)調(diào)試電路是教學(xué)的難點(diǎn)，也是把理論應(yīng)用于實(shí)踐的關(guān)鍵，采用了上述教學(xué)方法能夠有效地解決學(xué)生在調(diào)試過程中出現(xiàn)的各種問題，提高學(xué)生的設(shè)計(jì)水平和能力。

參考文獻(xiàn)

[1]付家才.電子工程實(shí)踐技術(shù)[M].化學(xué)工業(yè)出版社，2003.

[2]戴伏生.基礎(chǔ)電子電路設(shè)計(jì)與實(shí)踐[M].國防工業(yè)出版社，2002.

[3]吳慎山.電子線路設(shè)計(jì)與實(shí)踐[M].電子工業(yè)出版社，2005.

[4]姚福安.電子電路設(shè)計(jì)與實(shí)踐[M].山東科學(xué)技術(shù)出版社，2005.

篇7

（1）線路檢查主要包括兩個(gè)方面：一是檢查線路連接是否正確，有無錯(cuò)線、少線、多線，特別注意檢查電源、地線連接是否正確，可以通過對照設(shè)計(jì)電路圖進(jìn)行核查，按照一定的順序逐級對應(yīng)檢查，思路要清晰，避免漏查，可以在圖上將檢查過的線路進(jìn)行標(biāo)記。二是要注意一些元器件的連接是否正確，例如二極管和電解電容的極性是否接對，三極管和集成電路各引腳是否接對，還可以輕拔元器件，看焊點(diǎn)是否牢固等。

（2）通電觀察：將經(jīng)過準(zhǔn)確測量的電源電壓接入電路，但先不接入信號源，觀察電路是否出現(xiàn)一些異?，F(xiàn)象，比如冒煙、放電打火、聞到異味、輕觸元器件是否發(fā)燙等等，若有也切記不可驚慌，應(yīng)該立即切斷電源，找出故障元器件，采用相關(guān)措施排除故障后再接入電源。然后再測試集成塊的電源引腳電壓值是否正常，確保電路可以正常通電。

（3）功能測試：先不接入信號源，對于模擬電路，主要測試電路的靜態(tài)工作點(diǎn)參數(shù)是否正常，比如放大器件能否正常工作在放大區(qū)；對于數(shù)字電路，主要測試各門電路輸入、輸出端的電平電壓值是否正常，以及邏輯關(guān)系是否正常；對于運(yùn)算放大器，除了檢查正、負(fù)電源外，還要檢查調(diào)零電路，能否消除零點(diǎn)漂移的影響。然后在電路輸入端接入適當(dāng)頻率和幅度的信號源，可以通過雙蹤示波器觀察輸入、輸出信號的波形形狀、信號幅值、相位關(guān)系、頻率、放大增益等相關(guān)參數(shù)，逐級進(jìn)行測試。

（4）指標(biāo)測試：經(jīng)過前幾個(gè)步驟的檢測，可以確定電路能夠正常工作，然后根據(jù)設(shè)計(jì)要求對相關(guān)技術(shù)指標(biāo)進(jìn)行測試。準(zhǔn)確記錄測試數(shù)據(jù)，進(jìn)行分析，得出結(jié)論，確定電路的技術(shù)參數(shù)是否合格，如果有需要，再進(jìn)一步對電路參數(shù)做出合理的修正。

其次，調(diào)試方法主要有兩種：分塊調(diào)試法和整體調(diào)試法。

（1）分塊調(diào)試法：這種方法是把整體電路按照每部分的不同功能分成若干個(gè)模塊，然后對每個(gè)模塊的性能單獨(dú)進(jìn)行調(diào)試。為了確保模塊分拆合理，調(diào)試順利，必須先熟悉電路工作原理，然后調(diào)試的時(shí)候最好按照信號的流向展開，一級一級的進(jìn)行，逐步擴(kuò)大調(diào)試范圍，最后將所有模塊的調(diào)試結(jié)果進(jìn)行綜合測試，完成總調(diào)。另外，分塊調(diào)試可以是邊安裝邊調(diào)試，即每安裝完一個(gè)模塊就調(diào)試一個(gè)模塊，也可以將電路整體安裝完畢后，再進(jìn)行分塊調(diào)試。分塊調(diào)試因?yàn)槭窃谳^小的模塊內(nèi)進(jìn)行，所以比較容易發(fā)現(xiàn)問題，也便于解決，因此，這種方法比較適合新設(shè)計(jì)的電路。

（2）整體調(diào)試法：這種方法是把電路整體安裝完畢后，進(jìn)行一次性總調(diào)，不單獨(dú)分塊調(diào)試。它適合于結(jié)構(gòu)比較簡單的電路，或者一些不能分塊調(diào)試的以及定型的產(chǎn)品。

最后，在調(diào)試過程中要注意的一些問題：

（1）在調(diào)試之前，應(yīng)當(dāng)先確定所用儀器的完好，并且熟悉它們的功能和使用方法，調(diào)試時(shí)應(yīng)注意儀器的地線與被測試電路的地線是否連接好，避免因?yàn)閮x器使用不當(dāng)而做出錯(cuò)誤的判斷。

（2）對于所使用的信號發(fā)生器、直流穩(wěn)壓電源、時(shí)鐘信號產(chǎn)生電路等等，要單獨(dú)進(jìn)行調(diào)試，只有它們是可靠的才能保證電路的正常工作。

（3）調(diào)試發(fā)現(xiàn)問題需要更換元件，或者更改線路連接，切記一定要先切斷電源，雖然一些電源電壓值不足以對人體造成傷害，但不能保證連接過程中由于電路結(jié)構(gòu)改變可能對元件造成的損害，要確定連接無誤后再接入電源。

篇8

關(guān)鍵詞：電子線路；抗干擾；設(shè)計(jì)

中圖分類號：TM13 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2017）02-0245-01

在電子線路實(shí)際設(shè)計(jì)過程中，需要從多方面、系統(tǒng)化找尋電子線路各項(xiàng)抗干擾措施，正確在此領(lǐng)域少走彎路，節(jié)省勞力與時(shí)間，防止完成設(shè)計(jì)之后，因出現(xiàn)嚴(yán)重干擾或不合要求狀況，避免由此而對工作所產(chǎn)生的負(fù)面影響。干擾電子產(chǎn)品的各類因素主要有：（1）干擾源。即為干擾的信號、設(shè)備與元件，比如高頻電路、可控硅、電磁波、雷電、電機(jī)及繼電器等，這些均能成為干擾源；（2）傳播途徑。即為干擾自干擾源向敏感器件傳播的媒介或通路；（3）敏感器件。指易擾的對象，如弱信號放大器、數(shù)字Ic及單片機(jī)等。針對上述問題，需在設(shè)計(jì)原理圖及繪制電路板圖時(shí)，盡可能將干擾源抑制消除，將其傳播途徑徹底切斷，實(shí)現(xiàn)敏感器件相應(yīng)抗干擾性能的提升。

1 原理圖設(shè)計(jì)的抗干擾技術(shù)

對于電子線路運(yùn)行現(xiàn)場環(huán)境而言，以惡劣居多，易引發(fā)嚴(yán)重設(shè)備事故。至此，結(jié)合差模干擾特征方面所持有的差異性，選用適宜電路，能夠有效且符合實(shí)際需要的抑制差模干擾，選擇如下：（1）對于差模干擾頻率而言，如果其在有用信號頻率的兩側(cè)位置存在著，那么，可結(jié)合實(shí)際需要，選用帶通濾波器；（2）若差模干擾頻率接近于有用信號頻率，可用補(bǔ)償法；（3）差模干擾頻率在某個(gè)相對固定的頻率上，可選用帶阻濾波器；（4）若傳感器為開關(guān)型輸出，可設(shè)置閾值平，以此對低幅度差模所造成的干擾進(jìn)行有效性抑制；（5）對于差模干擾相位而言，如果其與被測信號之間出現(xiàn)差別比較大的情況，可選用對被測信號相位進(jìn)行測量的方法，完成電路設(shè)計(jì)。

2 選擇器件的抗干擾技術(shù)

通過合理化選擇器件，同樣能夠最大化減少干擾，特別是當(dāng)前比較先進(jìn)的數(shù)字邏輯器件，用此可產(chǎn)生非常有益的射頻能量：（1）在變換成邏輯狀態(tài)過程中，如若所選擇的元件具有比較小的輸入電流消耗。需注重的是，當(dāng)具有最大的容性負(fù)載時(shí)，器件全部管腳同時(shí)進(jìn)行邏輯切換，由此而產(chǎn)生出的最大尖峰電流，既不是非靜態(tài)電流，也不是平均電流。（2）選用與功能要求相符且具有較低速率的邏輯器件。雖然具有較低速率的器件，實(shí)現(xiàn)較為困難，但仍然需要盡可能避免為達(dá)成一般邏輯功能，而對亞納秒級器件進(jìn)行盲目性運(yùn)用。（3）在選擇接地管腳與電源時(shí)，需盡可能選擇位于封裝中央的，并且以處于相鄰狀態(tài)的邏輯器件為宜。（4）若所選擇器頂部有金屬芯或者是陶瓷外殼，需依據(jù)實(shí)際需要，選擇切實(shí)有效的接地散熱器。

3 PCB布線抗干擾設(shè)計(jì)

3.1 雙面與單面板布線的要點(diǎn)

（1）單面PCB。射頻返回電流僅有唯一概念層面的設(shè)計(jì)技術(shù)，此技術(shù)便是運(yùn)用接地走線，另外，還能促使其在物理層面上，盡可能接近于高敏感信號的走線旁。無論是系統(tǒng)的電源，還是對應(yīng)的接地返回電路，都需要著手平行布線，另外，對于可能有能量輸入至電源輸入開關(guān)的器件，需布置必要的去耦電容。如若采用接地設(shè)計(jì)及網(wǎng)格電源時(shí)，需指出的是，網(wǎng)格需盡量連接合并。如果不選用網(wǎng)格系統(tǒng)，對于此時(shí)的器件而言，其所產(chǎn)生的射頻環(huán)路電流，在無需任何方法輔助的狀況下，可能不好尋找一個(gè)阻抗較低并且與之相融的射頻返回路徑。（2）雙面PCB。多采用對稱排列器件，來替代射頻電流，形成返回路徑。對于電磁所持有的兼容性而言，采用雙層板，乃為一種實(shí)用型技術(shù)，能夠?qū)⒌妥杩孤窂教峁┙o射頻RF返回電流。

3.2 多層板的益處

（1）若多層或一層板子專用于接地與電源，便會(huì)形成固體絕緣層。（2）去耦結(jié)構(gòu)較好。（3）當(dāng)電環(huán)路的面積出現(xiàn)相應(yīng)減少時(shí)，其敏感度與差模輻射，同樣也會(huì)出現(xiàn)減少，另外，差模電流在其情況下，也會(huì)隨之減少，對于共模RF能量，能夠形成抑制。（4）對于電源返回路徑，以及信號的阻抗而言，其大小也會(huì)得到相應(yīng)減小。

3.3 旁路與去耦

對于旁路與去耦能偶而言，其能夠有效的避免能量自一個(gè)電路單一性的傳送至另外一電路，以此來達(dá)到提升電源質(zhì)量的目的。其有三類電路，分別是器件、內(nèi)部電源連接及電源與接地層。針對去耦合來講，其對于從數(shù)字電路，切換成邏輯狀態(tài)，能夠有效規(guī)避，乃是一種切實(shí)有效的干擾手段。針對數(shù)字邏輯，通常情況下，其狀態(tài)有兩種，分別為“0”與“1”。

4 結(jié)語

總而言之，電子線路在運(yùn)行中存在有諸多的干擾因素，這些因素會(huì)影響線路的正常運(yùn)行，因此，采取有效的抗干擾設(shè)計(jì)方案，對于規(guī)避此狀況尤為重要。

參考文獻(xiàn)

篇9

關(guān)鍵詞：數(shù)字電路 EDA 設(shè)計(jì)系統(tǒng) 仿真

中圖分類號：TN79 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2015）03-0102-01

數(shù)字電路的發(fā)展經(jīng)過了電子管、半導(dǎo)體分立器件以及集成電等幾個(gè)階段，與模擬電路發(fā)展類似，到上世紀(jì)六十年代，數(shù)字電路逐漸發(fā)展成為了由雙極型工藝制成的小規(guī)模、中規(guī)模的邏輯器件。隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，微處理器的出現(xiàn)，到七十年代末，數(shù)字電路在性能上又發(fā)生了飛躍性的變化。

1 數(shù)字電路與EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)

1.1 數(shù)字電路

數(shù)字電路即是以數(shù)字信號來對數(shù)字量進(jìn)行運(yùn)算的電路，包括算術(shù)運(yùn)算與邏輯運(yùn)算。由于數(shù)字電路同時(shí)具有邏輯運(yùn)算與處理的功能，因此也被稱為邏輯電路，是由若干數(shù)字集成器件所構(gòu)成的。隨著數(shù)字電路中可編程邏輯器件PLD的出現(xiàn)，以及現(xiàn)場可編程門陣列FPGA的發(fā)展，數(shù)字電子技術(shù)規(guī)模不斷擴(kuò)大，而在結(jié)合相應(yīng)軟件后器件功能更加完善，使用更加靈活。

1.2 EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)

EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)即電子設(shè)計(jì)自動(dòng)化，是一種用軟件設(shè)計(jì)方式對電子系統(tǒng)到硬件系統(tǒng)進(jìn)行設(shè)計(jì)的新的實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)。該系統(tǒng)的設(shè)計(jì)載體為大規(guī)?？删幊踢壿嬈骷?，設(shè)計(jì)工具包括計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)設(shè)計(jì)與試驗(yàn)系統(tǒng)開發(fā)軟件等。EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)的應(yīng)用實(shí)現(xiàn)了邏輯編譯、邏輯分割，以及邏輯綜合、化簡與優(yōu)化，同時(shí)也實(shí)現(xiàn)了邏輯布局與仿真，進(jìn)而對特定的目標(biāo)芯片進(jìn)行適配編譯、邏輯映射、編程下載，最終形成集成電子系統(tǒng)。

2 數(shù)字電路及EDA的應(yīng)用及意義

2.1 數(shù)字電路及EDA的應(yīng)用

隨著數(shù)字電路的迅速發(fā)展，EDA在科研、教學(xué)、產(chǎn)品設(shè)計(jì)中的應(yīng)用逐漸擴(kuò)大，尤其是在教育領(lǐng)域，電子科技類高校幾乎都上設(shè)置了EDA 課程，包括EDA概念、原理的學(xué)習(xí)，以及VHDL 描述系統(tǒng)邏輯方法和EDA電子電路模擬仿真實(shí)驗(yàn)的學(xué)習(xí)等等。高校教學(xué)中，可借助CPLD/ FPGA 器件進(jìn)行課程設(shè)計(jì)、實(shí)驗(yàn)教學(xué)、設(shè)計(jì)競賽與畢業(yè)設(shè)計(jì)等，進(jìn)而提升實(shí)驗(yàn)設(shè)備與設(shè)計(jì)電子系統(tǒng)的經(jīng)濟(jì)性、可靠性、快速性，使之容易實(shí)現(xiàn)，方便修改，更多的提供學(xué)生踐動(dòng)手的機(jī)會(huì)，達(dá)到提高學(xué)生分析能力、思維能力、創(chuàng)新能力、動(dòng)手能力以及設(shè)計(jì)開發(fā)能力。

通過電路模擬工具來完成對電路的設(shè)計(jì)、仿真與調(diào)試等應(yīng)用，CPLD/ FPGA 器件的開發(fā)可直接應(yīng)用到少量產(chǎn)品的芯片中，也能夠在具體的儀器設(shè)備中使用，同時(shí)也可以應(yīng)用到大批量產(chǎn)品的芯片前期開發(fā)中，尤其是機(jī)電產(chǎn)品的改造與升級，能夠大幅度的提升產(chǎn)品的性能、質(zhì)量、技術(shù)含量等。

2.2 應(yīng)用意義

首先，EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)是現(xiàn)代電子設(shè)計(jì)的原動(dòng)力。數(shù)字電路與EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)技術(shù)的掌握，對廣大的高職學(xué)生、等學(xué)歷的電子工程師來說意義重大，并且勢在必行，只有與時(shí)俱進(jìn)掌握EDA 技術(shù)，才能夠有效地提升設(shè)計(jì)效率，參與到世界電子工業(yè)市場競爭中來，得以長遠(yuǎn)的發(fā)展。EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)的發(fā)展是電子設(shè)計(jì)、電子產(chǎn)品發(fā)展，以及電子產(chǎn)業(yè)的一項(xiàng)技術(shù)革命，這對電子類課程教學(xué)也提出了更高的要求。理工科的高校都開設(shè)了此類課程，特別是對電子信息類專業(yè)的學(xué)生而言，在日常的教學(xué)過程、畢業(yè)設(shè)計(jì)等都可以借助CPLD/FPGA器件，使試驗(yàn)設(shè)備具有高可靠性，設(shè)計(jì)出的電子系統(tǒng)經(jīng)濟(jì)快速。通過以上方面的訓(xùn)練，學(xué)生的實(shí)踐動(dòng)手能力乃至創(chuàng)新能力大大提升。

其次，EDA實(shí)驗(yàn)設(shè)計(jì)系統(tǒng)能夠增加電子設(shè)計(jì)的核心競爭力。電子技術(shù)發(fā)展迅速，電子產(chǎn)品更新?lián)Q代時(shí)間很短，而EDA作為電子產(chǎn)品開發(fā)的原動(dòng)力，掌握好該技術(shù)能夠增加電子設(shè)計(jì)的核心競爭力。EDA技術(shù)在科研、產(chǎn)品設(shè)計(jì)以及教學(xué)等方面都發(fā)揮著很大的作用。在產(chǎn)品設(shè)計(jì)方面，無論從微處理器到彩電音響等，EDA技術(shù)不單在前期的工作中如計(jì)算機(jī)模擬仿真等，也在電子設(shè)備研制與電路板制作等過程中有很大的作用。在科研方面，其目的是利用有效電路工具進(jìn)行電路設(shè)計(jì)仿真，將某些元器件應(yīng)用開發(fā)到儀器設(shè)備中，利用虛擬的儀器進(jìn)行產(chǎn)品調(diào)試。在傳統(tǒng)的機(jī)電產(chǎn)品開發(fā)升級過程中，CPLD/FPGA的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能，提高產(chǎn)品的市場競爭力。對于電子產(chǎn)品的研發(fā)而言，EDA技術(shù)是賦予產(chǎn)品的源源不斷的生命力，是現(xiàn)代電子設(shè)計(jì)核心所在。

3 結(jié)語

隨著電子技術(shù)全面的納入了EDA的范疇，而各學(xué)科也因電子自動(dòng)界限變得更加模糊與相互包容，尤其體現(xiàn)在以下幾個(gè)方面：

（1）ASIC作為基于EDA實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)工具的設(shè)計(jì)標(biāo)準(zhǔn)單元，已經(jīng)在IP核模塊以及大規(guī)模的電子系統(tǒng)中得以運(yùn)用；（2）硬件與軟件IP核在電子自動(dòng)化行業(yè)不斷發(fā)展；（3）電子設(shè)計(jì)成果可能以自主知識產(chǎn)權(quán)的模式予以明確的表達(dá)和確認(rèn)。

參考文獻(xiàn)

[1]謝良友.SZX數(shù)字電路實(shí)驗(yàn)箱.湖南師范大學(xué)自然科學(xué)學(xué)報(bào).第18卷第2期.1995.6.

[2]周仲.國產(chǎn)集成電路應(yīng)用500例北京：電子工業(yè)出版社出版，1988.

篇10

關(guān)鍵詞： 數(shù)字電路設(shè)計(jì)； 現(xiàn)代數(shù)字邏輯設(shè)計(jì)方法； 數(shù)字電路教學(xué)改革； 轉(zhuǎn)換真值表

中圖分類號： TN710?34； TP302.1 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2014）07?0139?04

Research on the necessity of change in digital circuit design method

based on CPLD/FPGA

SHUANG Kai， CAI Hong?ming

（College of Geophysics and Information Engineering， China University of Petroleum （Beijing）， Beijing 102249， China）

Abstract： Application of large?scale programmable logic device has brought great flexibility to digital system design. The introduction of standard logic design language has greatly changed the design method， design process and design concepts of traditional digital system. As a technical foundation teaching link in the university， it should be adjusted accordingly. The problems of the traditional design approach and advantages of modern logic design methods are compared through the combinational logic and sequential logic design examples. By contrast， the modern logic design techniques has replaced the traditional method of digital system design and become the mainstream of the digital circuit design， which is the inevitable trend of development of electronic technology.

Keyword： digital circuit design； modern digital logic design method； digital circuit teaching reform； conversion truth table

0 引 言

20世紀(jì)90年代，國際上電子和計(jì)算機(jī)技術(shù)較為先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過類似軟件編程的方式對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使硬件設(shè)計(jì)像軟件設(shè)計(jì)那樣方便快捷。這就極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了數(shù)字邏輯電路設(shè)計(jì)技術(shù)的迅速發(fā)展。本文通過幾個(gè)設(shè)計(jì)實(shí)例的對比闡述一個(gè)道理，隨著數(shù)字電路中先進(jìn)設(shè)計(jì)方法的引入，高等學(xué)校中數(shù)字電子技術(shù)的教學(xué)內(nèi)容必須隨之得到改善，使之與技術(shù)進(jìn)步相互適應(yīng)[1?3]。

數(shù)字電路根據(jù)邏輯功能的特點(diǎn)，分成兩類，一類叫組合邏輯電路（簡稱組合電路），另一類是時(shí)序邏輯電路（簡稱時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路初態(tài)無關(guān)。而時(shí)序邏輯電路任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號，還取決于電路原來的狀態(tài)。本文從這兩方面就傳統(tǒng)手工設(shè)計(jì)存在的問題進(jìn)行討論。

1 組合邏輯設(shè)計(jì)中傳統(tǒng)設(shè)計(jì)方法與可編程邏輯

設(shè)計(jì)方法的對比

列真值表，邏輯關(guān)系式，邏輯化簡是組合邏輯設(shè)計(jì)的幾個(gè)重要步驟。但這一經(jīng)典的組合邏輯設(shè)計(jì)步驟并不總是必須的。實(shí)現(xiàn)特定邏輯功能的邏輯電路也是多種多樣的。為了使邏輯電路的設(shè)計(jì)更簡潔，通過各種方法對邏輯表達(dá)式進(jìn)行化簡是必要的。組合電路設(shè)計(jì)就是用最簡單的邏輯電路實(shí)現(xiàn)給定邏輯表達(dá)式。在滿足邏輯功能和技術(shù)要求基礎(chǔ)上，力求電路簡單、可靠。實(shí)現(xiàn)組合邏輯函數(shù)可采用基本門電路，也可采用中、大規(guī)模集成電路。

例1：三個(gè)人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定這一邏輯問題[4?5]。在“三人表決”問題中，將三個(gè)人的意見分別設(shè)置為邏輯變量A、B、C，只能有同意或不同意兩種意見。將表決結(jié)果設(shè)置為邏輯函數(shù)F，結(jié)果也只有“通過”與“不通過”兩種情況。

傳統(tǒng)的邏輯設(shè)計(jì)需要由下面的4個(gè)步驟完成：

（1） 列真值表

對于邏輯變量A、B、C，設(shè)同意為邏輯1，不同意為邏輯0。對于邏輯函數(shù)F，設(shè)表決通過為邏輯1，不通過為邏輯0。

根據(jù)“少數(shù)服從多數(shù)”的原則，將輸入變量不同取值組合與函數(shù)值間的對應(yīng)關(guān)系列成表，得到函數(shù)的真值表如表1所示。

表1 例1的真值表（共有23=8行）

[A＼&B＼&C＼&F＼&0＼&0＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&0＼&1＼&1＼&1＼&1＼&0＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&]

（2） 列邏輯函數(shù)表達(dá)式

三人表決器的邏輯表達(dá)式為：

[F=ABC+ABC+ABC+ABC] （1）

設(shè)N為上式中的邏輯項(xiàng)數(shù)，這時(shí)，共有邏輯項(xiàng)[N=C23+C33=4]項(xiàng)。

（3） 邏輯化簡

三人表決器的邏輯表達(dá)式可化簡為：

[F=BC+AC+AB]

（4） 畫出邏輯電路圖如圖1所示。

盡管上面的分析看上去沒有錯(cuò)誤，但上例中的“三人表決器”設(shè)計(jì)給學(xué)生一個(gè)誤導(dǎo)，好像按照上述的設(shè)計(jì)步驟就可以進(jìn)行組合邏輯設(shè)計(jì)了?？梢酝茖?dǎo)，若表決人數(shù)用[p]來表示，邏輯表達(dá)式的項(xiàng)數(shù)為[Np=k=p2+1pCkp，]其中[Ckp]為邏輯項(xiàng)的組合數(shù)。以[p=7]為例，這時(shí)表1中的表項(xiàng)為27=128項(xiàng)，式（1）中的邏輯項(xiàng)數(shù)N變?yōu)閇N7=C47+C57+C67+C77=64]。

圖1 例1的邏輯圖

顯然，隨著表決者數(shù)量的增加，邏輯項(xiàng)數(shù)急劇增加，真值表不易繪制，邏輯公式無法手工書寫，邏輯化簡也非常困難。

多數(shù)表決器的邏輯公式由于過多的項(xiàng)數(shù)不易采用公式法化簡。如果采用卡諾圖化簡法也會(huì)因輸入變量過多而導(dǎo)致傳統(tǒng)化簡方法失效。

標(biāo)準(zhǔn)邏輯設(shè)計(jì)語言的出現(xiàn)給大規(guī)模邏輯設(shè)計(jì)帶來了新的希望。硬件描述語言（HDL）的采用可以使設(shè)計(jì)者的精力集中于所設(shè)計(jì)的邏輯本身，不必過多的考慮如何實(shí)現(xiàn)這個(gè)邏輯以及需要用哪些定型的邏輯模塊。這在以往中小規(guī)模集成電路邏輯設(shè)計(jì)與大規(guī)模可編程邏輯設(shè)計(jì)方法上產(chǎn)生了本質(zhì)的差別。Verilog是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。在此，用Verilog設(shè)計(jì)一個(gè)“七人表決”邏輯，以考察采用現(xiàn)代邏輯設(shè)計(jì)方法較傳統(tǒng)設(shè)計(jì)方法的優(yōu)勢。

在表決器的設(shè)計(jì)中，關(guān)鍵是對輸入變量中為1的表決結(jié)果進(jìn)行計(jì)數(shù)，如果把全部的邏輯狀態(tài)列表分析，勢必存在冗余的設(shè)計(jì)資源。根據(jù)多數(shù)表決的性質(zhì)，考慮采用加法邏輯來統(tǒng)計(jì)表決結(jié)果，之后再判決加法器輸出中1的個(gè)數(shù)即可實(shí)現(xiàn)該邏輯。Verilog設(shè)計(jì)如圖2所示。

圖2 七人表決的Verilog邏輯

在“七人表決”邏輯中，不再專注于每個(gè)邏輯變量狀態(tài)的變化，只抓住關(guān)鍵問題多數(shù)表決有效，并用條件操作符“？”設(shè)計(jì)出所需的Verilog行為邏輯，剩下的實(shí)現(xiàn)問題交由計(jì)算機(jī)綜合（synthesis）?？梢钥吹剑捎脴?biāo)準(zhǔn)化的硬件描述語言，能有效地避開以往組合邏輯設(shè)計(jì)中逐一考察每個(gè)輸入邏輯狀態(tài)所帶來的邏輯狀態(tài)分析的爆炸，從而可以用較短的設(shè)計(jì)時(shí)間得到正確的邏輯輸出。眾所周知，加法器、比較器都是傳統(tǒng)的組合邏輯教學(xué)內(nèi)容，但以往的教學(xué)中由于采用手工分析方法，很難把這些不同的邏輯設(shè)計(jì)內(nèi)容綜合考慮進(jìn)來。筆者認(rèn)為，現(xiàn)代邏輯設(shè)計(jì)方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設(shè)計(jì)中的關(guān)注點(diǎn)，勢必引起邏輯設(shè)計(jì)教學(xué)方法的更新。有必要加大邏輯功能綜合設(shè)計(jì)的內(nèi)容，減少元器件級邏輯單元選型在教學(xué)中的比例。

2 時(shí)序邏輯設(shè)計(jì)中傳統(tǒng)設(shè)計(jì)方法與現(xiàn)代可編程

邏輯設(shè)計(jì)方法的對比

數(shù)字電路的另一類設(shè)計(jì)內(nèi)容是時(shí)序邏輯設(shè)計(jì)。時(shí)序邏輯設(shè)計(jì)分為同步與異步時(shí)序邏輯設(shè)計(jì)。一般地，同步時(shí)序邏輯設(shè)計(jì)的難度要高于異步時(shí)序邏輯。因此，也在時(shí)序邏輯電路設(shè)計(jì)上占有較多的學(xué)時(shí)。如果在教學(xué)改革中僅把可編程邏輯設(shè)計(jì)作為傳統(tǒng)時(shí)序邏輯設(shè)計(jì)內(nèi)容的補(bǔ)充，不但不能使學(xué)生體會(huì)到先進(jìn)的計(jì)算機(jī)輔助邏輯設(shè)計(jì)所帶來的便捷，還可能使學(xué)生按照傳統(tǒng)的手工時(shí)序邏輯設(shè)計(jì)步驟去理解可編程時(shí)序邏輯，導(dǎo)致時(shí)序邏輯設(shè)計(jì)的復(fù)雜化，增加邏輯驗(yàn)證的成本。因此，有必要探討傳統(tǒng)設(shè)計(jì)方法與現(xiàn)代邏輯設(shè)計(jì)方法之間的差別。下面根據(jù)一個(gè)典型的時(shí)序邏輯設(shè)計(jì)來說明。

例2：試設(shè)計(jì)一個(gè)序列編碼檢測器[6?7]，當(dāng)檢測到輸入信號出現(xiàn)110序列時(shí)，電路輸出1，否則輸出0。

這個(gè)序列編碼檢測器如果按照傳統(tǒng)的時(shí)序設(shè)計(jì)步驟，將會(huì)異常繁瑣：

（1） 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表

從給定的邏輯功能可知，電路有一個(gè)輸入信號A和一個(gè)輸出信號Y，電路功能是對輸入信號A的編碼序列進(jìn)行檢測，一旦檢測到信號A出現(xiàn)連續(xù)編碼為110的序列時(shí)，輸出為1，檢測到其他編碼序列時(shí)，輸出為0。

設(shè)電路的初始狀態(tài)為a，如圖3中箭頭所指。在此狀態(tài)下，電路輸出[Y=0，]這時(shí)可能的輸入有[A=0]和[A=1]兩種情況。當(dāng)CP脈沖相應(yīng)邊沿到來時(shí)，若[A=0，]則是收到0，應(yīng)保持在狀態(tài)a不變；若[A=1，]則轉(zhuǎn)向狀態(tài)[b，]表示電路收到一個(gè)1。當(dāng)在狀態(tài)[b]時(shí)，若輸入[A=0，]則表明連續(xù)輸入編碼為10，不是110，則應(yīng)回到初始狀態(tài)[a，]重新開始檢測；若[A=1，]則進(jìn)入狀態(tài)[c，]表示已連續(xù)收到兩個(gè)1。在狀態(tài)[c]時(shí)，若A=0，表明已收到序列編碼110，則輸出[Y=1，]并進(jìn)入狀態(tài)d；若[A=1，]則收到的編碼為111，應(yīng)保持在狀態(tài)[c]不變，看下一個(gè)編碼輸入是否為[A=0；]由于尚未收到最后的0，故輸出仍為0。在狀態(tài)[d，]若輸入[A=0，]則應(yīng)回到狀態(tài)[a，]重新開始檢測；若[A=1，]電路應(yīng)轉(zhuǎn)向狀態(tài)[b，]表示在收到110之后又重新收到一個(gè)1，已進(jìn)入下一輪檢測；在[d]狀態(tài)下，無論[A]為何值，輸出[Y]均為0。根據(jù)上述分析，可以得出如圖3所示的原始狀態(tài)圖和表2所示的原始狀態(tài)表。

圖3 例2的原始狀態(tài)圖

表2 例2的原始狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

[d]＼&[d1]

[a/0]＼&[c/0]

[b/0]＼&]

（2） 狀態(tài)化簡

觀察表2現(xiàn)態(tài)欄中[a]和[d]兩行可以看出，當(dāng)[A=0]和[A=1]時(shí)，分別具有相同的次態(tài)[a、][b]及相同的輸出0，因此，[a]和[d]是等價(jià)狀態(tài)，可以合并。最后得到化簡后的狀態(tài)表，見表3。

表3 例2經(jīng)化簡的狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

＼&[a1]

＼&[c/0]

＼&]

（3） 狀態(tài)分配

化簡后的狀態(tài)有三個(gè)，可以用2位二進(jìn)制代碼組合（00，01，10，11）中的任意三個(gè)代碼表示，用兩個(gè)觸發(fā)器組成電路。觀察表3，當(dāng)輸入信號A=1時(shí)，有abc的變化順序，當(dāng)A=0時(shí)，又存在ca的變化。綜合兩方面考慮，這里采取00011100的變化順序，會(huì)使其中的組合電路相對簡單。于是，令a=00，b=01，c=11，得到狀態(tài)分配后的狀態(tài)圖，如圖4所示。

圖4 例2狀態(tài)分配后的狀態(tài)圖

（4） 選擇觸發(fā)器類型

這里選用邏輯功能較強(qiáng)的JK觸發(fā)器可以得到較簡化的組合電路。

（5） 確定激勵(lì)方程組和輸出方程組

用JK觸發(fā)器設(shè)計(jì)時(shí)序電路時(shí)，電路的激勵(lì)方程需要間接導(dǎo)出。表4所示的JK觸發(fā)器特性表提供了在不同現(xiàn)態(tài)和輸入條件下所對應(yīng)的次態(tài)。而在時(shí)序電路設(shè)計(jì)時(shí)，狀態(tài)表已列出現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系，希望推導(dǎo)出觸發(fā)器的激勵(lì)條件。所以需將特性表做適當(dāng)變換，以給定的狀態(tài)轉(zhuǎn)換為條件，列出所需求的輸入信號，稱為激勵(lì)表。根據(jù)表4建立的JK觸發(fā)器激勵(lì)表如表5所示。表中的[x]表示其邏輯值與該行的狀態(tài)轉(zhuǎn)換無關(guān)。

表4 JK觸發(fā)器特性表

[[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&]

表5 JK觸發(fā)器的激勵(lì)表

[[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&0＼&0＼&0＼&[x]＼&1＼&0＼&[x]＼&1＼&0＼&1＼&1＼&[x]＼&1＼&1＼&[x]＼&0＼&]

根據(jù)圖4和表5可以列出狀態(tài)轉(zhuǎn)換真值表及兩個(gè)觸發(fā)器所要求的激勵(lì)信號，見表6。

表6 例2的狀態(tài)轉(zhuǎn)換真值表及激勵(lì)信號

[[Qn1]＼&[Qn0]＼&[A]＼&[Qn+11]＼&[Qn+10]＼&[Y]＼& 激勵(lì)信號＼&[J1]＼&[K1]＼&[J0]＼&[K0]＼&0＼&0＼&0＼&0＼&0＼&0＼&0＼&[x]＼&0＼&[x]＼&0＼&0＼&1＼&0＼&1＼&0＼&0＼&[x]＼&1＼&[x]＼&0＼&1＼&0＼&0＼&0＼&0＼&0＼&[x]＼&[x]＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&[x]＼&[x]＼&0＼&1＼&1＼&0＼&0＼&0＼&1＼&[x]＼&1＼&[x]＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&[x]＼&0＼&[x]＼&0＼&]

據(jù)此，分別畫出兩個(gè)觸發(fā)器的輸入J、K和電路輸出Y的卡諾圖，如圖5所示。圖中，不使用的狀態(tài)均以無關(guān)項(xiàng)x填入。

圖5 激勵(lì)信號及輸出信號的卡諾圖

化簡后得到激勵(lì)方程組和輸出方程。

[J1=Q0AK1=AJ0=AK0=AY=Q1A]

（6） 畫出邏輯圖，并檢查自啟動(dòng)能力

根據(jù)激勵(lì)方程組和輸出方程畫出邏輯圖，如圖6所示。

圖6 例2的邏輯圖

如果發(fā)現(xiàn)所設(shè)計(jì)的電路不能自啟動(dòng)，還應(yīng)修改設(shè)計(jì)，直到能自啟動(dòng)為止。

由上面所列舉的設(shè)計(jì)方法可以想見，繼續(xù)增加檢測位數(shù)會(huì)使邏輯設(shè)計(jì)更加復(fù)雜。

從上例可以看到，傳統(tǒng)的時(shí)序邏輯設(shè)計(jì)方法盡管可以用來實(shí)現(xiàn)時(shí)序邏輯的設(shè)計(jì)，但設(shè)計(jì)步驟不僅復(fù)雜且需要設(shè)計(jì)者大費(fèi)周折?？梢灶A(yù)見，使用傳統(tǒng)的時(shí)序邏輯設(shè)計(jì)方法設(shè)計(jì)復(fù)雜時(shí)序電路的難度很大。那么，采用什么方法才能使教學(xué)與現(xiàn)代邏輯設(shè)計(jì)技術(shù)接軌呢？

時(shí)序電路也被稱為有限狀態(tài)機(jī)（FSM）[6，8]，因?yàn)樗鼈兊墓δ苄袨榭梢杂糜邢薜臓顟B(tài)個(gè)數(shù)來表示。在與可編程邏輯設(shè)計(jì)的對比分析中，這里采用FSM設(shè)計(jì)這個(gè)序列檢測器。

根據(jù)圖3的狀態(tài)轉(zhuǎn)換圖（采用圖4中化簡的狀態(tài)轉(zhuǎn)換圖亦可），給邏輯狀態(tài)[a，b，c，d]分別分配以Gray編碼（00，01，11，10）。之所以采用Gray編碼方法，是可以省掉序列檢測中的計(jì)數(shù)檢測。序列檢測器的FSM邏輯如圖7所示。經(jīng)仿真驗(yàn)證，符合設(shè)計(jì)要求。

圖7 例2的FSM實(shí)現(xiàn)

從上面的對比可以看出，傳統(tǒng)時(shí)序邏輯設(shè)計(jì)以人工邏輯分析為基礎(chǔ)，現(xiàn)有邏輯器件為基礎(chǔ)構(gòu)件，歷經(jīng)基本邏輯方程轉(zhuǎn)換及最后的狀態(tài)驗(yàn)證等多個(gè)環(huán)節(jié)，設(shè)計(jì)周期長，僅適合設(shè)計(jì)小規(guī)模、時(shí)序簡單的邏輯單元[9]；現(xiàn)代標(biāo)準(zhǔn)邏輯設(shè)計(jì)語言的設(shè)計(jì)方法以邏輯狀態(tài)轉(zhuǎn)換本身為要點(diǎn)，從邏輯門與觸發(fā)器級邏輯設(shè)計(jì)上升的行為邏輯設(shè)計(jì)，更易于用來設(shè)計(jì)復(fù)雜的現(xiàn)代大規(guī)模時(shí)序邏輯。

3 結(jié) 論

現(xiàn)代邏輯設(shè)計(jì)方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設(shè)計(jì)的關(guān)注點(diǎn)，大學(xué)基礎(chǔ)教學(xué)中邏輯電路的設(shè)計(jì)方法也應(yīng)隨著這一技術(shù)的引入更新它的內(nèi)容，改變傳統(tǒng)邏輯設(shè)計(jì)占主導(dǎo)地位的現(xiàn)狀。可以預(yù)見，大規(guī)模可編程邏輯器件的引入將會(huì)從根本上改變數(shù)字電子技術(shù)的教學(xué)模式?，F(xiàn)代邏輯設(shè)計(jì)概念的引入，減少手工邏輯設(shè)計(jì)方法的比重、增加現(xiàn)代數(shù)字電路設(shè)計(jì)方法，注重基本概念的靈活運(yùn)用都是數(shù)字電路教學(xué)改革的選題。廣泛開展現(xiàn)代邏輯設(shè)計(jì)方法的研究，勢必帶來邏輯設(shè)計(jì)方法教學(xué)的變革。對于高等學(xué)校的教師來說，做好改革的思想準(zhǔn)備已經(jīng)是刻不容緩的了。

參考文獻(xiàn)

[1] 鮑家元，毛文林.數(shù)字邏輯[M].北京：高等教育出版社，2002.

[2] 呂樂，楊愛琴.談《數(shù)字電路與邏輯設(shè)計(jì)》課程教學(xué)改革[J].中國成人教育，2008（3）：125?127.

[3] 李小珉，葉曉慧.深化《數(shù)字電路與邏輯設(shè)計(jì)》課程改革[J].長江大學(xué)學(xué)報(bào)：自科版，2004，1（4）：124?125.

[4] 侯建軍，路而紅，熊華剛，等.數(shù)字電子技術(shù)基礎(chǔ)[M].2版.北京：高等教育出版社，2007.

[5] 易亞軍.《數(shù)字電子技術(shù)》教學(xué)研究[J].教育研究，2008（6）：121?122.

[6] 康華光，鄒壽彬，秦臻.電子技術(shù)基礎(chǔ)：數(shù)字部分[M].5版.北京：高等教育出版社，2006.

[7] 鄧水先.《數(shù)字邏輯電路》課程的教改探索[J].職業(yè)教育研究，2008（8）：68?69.