導語：如何才能寫好一篇濾波電路的設計與仿真，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：ADS；發(fā)夾型優(yōu)化

中圖分類號：TP391 文獻標識碼：A 文章編號：1009-3044（2016）33-0225-02

濾波器的主要作用是用于隔離頻率，讓需要的頻率信號通過，將不需要的頻率信號慮除。濾波器是射頻收發(fā)端系統廣泛使用的一個無源器件，它的性能好壞會直接決定系統性能指標能否實現。射頻和微波電路中使用最多的就是微帶線濾波器。微帶濾波器一般有平行耦合微帶濾波器，交指濾波器和發(fā)夾型濾波器等。本文就是設計一個發(fā)夾型微帶帶通濾波器。

1 發(fā)夾型帶通濾波器的設計方法

發(fā)夾型微帶帶通濾波器結構比較緊湊，它可以由半波長諧振單元和平行耦合線彎成“U”型結構得到，我們稱此類[“U”]型諧振電路為發(fā)夾諧振。所以發(fā)夾濾波器的設計也可采用平行耦合線濾波器或半波長諧振濾波器的設計方程。但是彎曲成“U”型的諧振器也得考慮到耦合線長度的減少量，因為它會降低諧振器之間的耦合。倘若兩個發(fā)夾臂之間的距離靠得非常近，那么它們本身也能夠等效為一組耦合線，這會在一定程度上影響到電路的耦合。為了提高發(fā)夾濾波器設計的精確性，將采用一種全波EM仿真的設計形式。

發(fā)夾微帶線線寬一般取1mm，“U”型臂間距取2mm，由上式可以算出輸入端和輸出端的抽頭位置t為5.44mm，由抽頭線的終端匹配阻抗50Ω可以得到抽頭線的寬度為1.81mm，由耦合系數M1，2和M2，3和兩個相鄰發(fā)夾的間距s1和s2，s1約為0.25mm，s2約為0.45mm（該圖是通過ful1-wave EM仿真求得）。

繪制ADS發(fā)夾線帶通濾波器原理圖，設置參數，開始電路仿真、參數優(yōu)化。優(yōu)化后的原理電路如圖1，優(yōu)化后仿真曲線圖如圖2。

因為原理圖仿真是在理想情況下進行的，它沒有將電路板實際制作中可能遇到的各種耦合、干擾等因素考慮進來，所以想要使仿真結果更加精確，就有必要在ADS中再進行版圖仿真。在整個ADS仿真過程中，可能會出現原理圖仿真曲線符合要求，版圖仿真曲線卻偏離指標要求的情況，這種情況下就需要回到原理圖中依據版圖仿真曲線和指標要求的差別來調整參數，這樣多次調整參數，直到滿足指標要求為止。經過多次的調參優(yōu)化后，最終得到了滿足指標要求的發(fā)夾型濾波器版圖如圖3，曲線圖如圖4及優(yōu)化后尺寸數據如表1。

3 結束語

從發(fā)夾型微帶濾波器電路仿真過程可以發(fā)現，ADS軟件極大的便利了微波電路設計。通過ADS設計、仿真，我們發(fā)現只進行原理圖仿真是不夠的，還需要對微帶帶通濾波器進行版圖仿真，直至其仿真取得理想的仿真效果。雖然軟件仿真不能替代實物制作，但是版圖仿真的尺寸和實物尺寸無限接近，所以它對微波電路分析具有很重要的指導作用。ADS軟件的使用，O大地縮短了設計周期，提高設計效率。

參考文獻：

[1] JIA-SHENG HONG，M. J. LANCASTER.Microstrip Filtersfor RF/MicrowaveApplications，JOHN WILEY & SONS， INC，2001.

[2] 黃玉蘭.ADS射頻電路設計基礎與典型應用[M].人民郵電出版社，2010.

篇2

關鍵詞：教育現代化；仿真實驗教學；射頻電路；電子信息技術

中圖分類號：TM933.3+3

1引言

高?！渡漕l電路》教程介紹了射頻電流的基本理論和仿真實驗設計方法，能夠使大學生通過科學的仿真實驗，驗證相關的物理現象和反應，在加深學習印象的同時，也提高了實踐能力，這與素質教育的初衷不謀而合。所謂射頻，指的是大容量通信載波電磁頻率，其頻率在200KHZ到500GHZ之間不等，可用于傳送電話以及電視信號等。通常，射頻電路的計算往往是復雜而繁瑣的，最重要的是要在多個不同的近似值中找到最合理的一個數值，此外，器件的變化也會影響最終的優(yōu)化值，使其受到多種復雜因素的影響導致實驗的不穩(wěn)定性。所以，仿真實驗設計顯得尤為重要，也是設計射頻電路的必要手段，是射頻工作人員必須掌握的項目之一 。通過射頻仿真實驗，高校學生能夠充分理解實驗的設計思路和原理，在獨立自主的情況下觀察數據變化，分析實驗結果。

2《射頻電路》中射頻仿真實驗設計

下面我們主要介紹兩種濾波器設計的仿真實驗，實驗主要以ADS為工具進行。

2.1集總參數濾波器設計

濾波器，即信號處理器，在射頻電路中是不可或缺的器件之一，它能夠有效傳送系數和發(fā)送頻率波，反射耗損及形狀系數等。本次仿真實驗利用了集總參數原件實現濾波器設計，它指的是電容、電阻這些元件，它們的頻率較低，通常在1GHz以下，因此教材中采用了7級濾波器。首先，要設置實驗的總體屬性，步長定位于10MHz，其他數值為默認。然后開始實驗步驟，將元器件放于規(guī)定位置，再將變量的極限范圍確定好，保證濾波器的電路是對稱順暢的。值得注意的是，元器件署名必須保持唯一性，在選擇配件時要選擇與配件一致的名稱。其次，添加矩形窗口LowPass-Lumped-Graph，將復選框里的全部打對勾，然后將參數設置為D33，D35。再次，進行優(yōu)化目標。將算法設置為Local Random，根據電路原理中的變量屬性確定能否將每一個變量進行優(yōu)化。也許優(yōu)化結果與仿真目標有一定的差距，這需要我們逐漸改變變量的初始值和極值范圍，若仍存在誤差，則打開TUNER進行微調。由此可見，集總參數濾波器的設計不適用于高頻率的工作節(jié)奏，將電容與電感互換位置會使低通和帶通效果更好。

2.2 耦合微帶線帶通濾波器設計

耦合微帶線帶通濾波器用于抑制通信系統的噪音問題，用ADS軟件建模后的耦合微帶線帶通濾波器能夠實現帶寬120MHZ的頻率進行試驗。

首先，我們需利用ADS協助操縱頻域和時域電路仿真的優(yōu)化設計，將標準參數選好后，統一歸化值。再次確定上邊頻和下邊頻，將微帶線的實際尺寸與標準數據相核對。

其次，歸一化后的濾波器階數要與元件參數相吻合，然后保證帶通濾波器電路的奇模和偶模抗阻順利，如果遇到較為繁瑣的運算，可使用現有的計算工具幫助運算。通過一段時間的抗阻后，不難得出微帶線路板的參數和微帶線的幾何尺寸。

再次，設計電路原理圖上的各項數據都計算完畢后，即可連接電路進行仿真。仿真過程中得出的數據可能和理論值差異較大，這時我們可以采用OPTIM進行修復優(yōu)化，將取值范圍和試驗次數進行不斷的調整，直至達到或接近理想值。在仿真實驗進行的過程中，學生要仔細觀察各項參數的變化對試驗結果有怎樣的影響，以及都有哪些因素能使設計結果發(fā)生改變。

最后，進行版圖的仿真設計。電磁場數據的計算要通過矩量法，先添加PORT程序以生成版圖，再將仿真窗口設置為優(yōu)化變量值，這樣初步的仿真曲線就形成了，若曲線與實際偏差較大，可繼續(xù)重復上一步驟進行重新優(yōu)化，直至得到理想曲線為止 ?；蛘邔⒆兞康某跏贾蹈臑閮?yōu)化目標的參數值，這樣得到的數據會更為接近實際操作結果。上述步驟的仿真試驗是耦合微帶線帶通濾波器的制作依據，實驗參數對科研具有很大的參考價值。

3 射頻仿真設計所需的軟件

現代化的教學設備和手段已經成為新時期高校教育改革的新目標，實驗室條件的不足會直接導致教學成績的不理想，下面我們就射頻仿真試驗所需的Multisim 10和ADS兩種高科技軟件進行簡要介紹。

3.1 Multisim 10仿真軟件

Multisim 10是用于設計電路和虛擬仿真試驗的軟件，廣泛應用于實驗室和工程設計中，它為元器件提供了20000多種高效模擬模型和RF組件，必要時用戶還可自己編輯程序。它在數字電路和射頻電路的仿真效果上是其他軟件無法比擬的 。

Multisim 10能夠為射頻電路提供基本的設計方案，其射頻模塊與射頻元件能夠根據用戶所需自動生成模擬器，隨時解決SPICE在高頻工作中出現的不穩(wěn)定因素。高頻電路實際上相當于一個雙端口的局域網，需通過插入電路才能完成射頻分析，而Multisim 10恰好具備最大功率的傳輸放大器，由射頻功率管將元件依次放入電路中。然而，《射頻電路》教程中也包含了低頻電子線路的相關內容，為了使Multisim 10在實驗室中通用，我們通常選擇靜態(tài)工作點，使擺幅控制在V CC / 2以內。

3.2 ADS仿真軟件

ADS仿真軟件能為射頻電路仿真實驗提供一系列功能強大的優(yōu)化器，通過系統設置自動得到最優(yōu)值，最優(yōu)值數據往往與教材中的理論值非常近似，非常適合學生理解與運用。ADS原理是從最基本的電路設計為起點，使用S參數進行仿真和設計。有關ADS軟件的設計資料相當豐富，可吸取經驗的實際案例也比較多，當學生在自主實驗的過程中遇到任何不懂的疑問或操作上的難題，可隨時通過資料參考解決，從而有利于其自主學習習慣的養(yǎng)成。

4 總結

綜上所述，《射頻電路》是一門理論結合實際的實用教程，射頻仿真實驗教學為高校學生獨立思考問題和探索真理搭建了一個平臺，能夠提高學生自主學習的能力，使其學習科學技術的同時，提高了創(chuàng)新能力和實踐操作技巧。

參考文獻

[1]鮑景富，陳瑜.射頻電路教學中的理論與工程實踐.《實驗科學與技術》.2012，4（3）：145

篇3

關鍵詞：自適應濾波器；多功能濾波器；F/V；頻率自跟蹤

中圖分類號：TN713 文獻標識碼：A 文章編號：1009-3044（2016）18-0224-03

Adaptive Multi-function Filter Simulation Implementation

RAN Xing-ping， MA Xi-ping， GAO Yang

（School of Computer Engineering， ChangJi University， Changji 831100， China ）

Abstract： It was present adaptive functions of single input and three output filter， each filter has three current op-amp， two analog multiplier， a frequency voltage （F/V） conversion chip and some capacitance resistors. By selecting different outputs， be low-pass， high-pass and band-pass three basic filter function. Using F/V circuit and analog multiplier to achieve automatic adaptation of filter cutoff frequency. Circuit structure is simple， adjustable gain A independent， passive sensitivity is low. Use of ORCAD simulation test， when the input signal frequency in 200 KHZ～1MHz frequency range， the design of filter circuit can realize different functions at the same time tracking filter， the simulation results were in good agreement with the theoretical value.

Key words： adaptive filter； multi-function filter； F/V； Frequency automatic tracking

自適應濾波技術是現代信號處理中的一個重要分支技術。目前實現自適應濾波的方法有兩種，一種是利用各種濾波算法結合DSP或FPGA平臺實現的數字濾波[1-4]，這種方法算法的復雜度和控制器的處理速度直接影響信號處理的實時性，其適合于信號頻率低而且少變的情況。另一種是直接用硬件電路搭建的模擬濾波器，其中較為常見的有兩種方法，第一種是利用電流模器件和電阻電容網絡組成的模擬濾波電路[5，6]。 這種方法利用接地電容和接地電阻來改變偏置電流的大小進而改變截止頻率和品質因數。用這種方法實現的濾波器不能自動連續(xù)調節(jié)截止頻率。第二種是利用F/V與壓控濾波單元設計的模擬濾波器[7]。這種方法雖然可以實現截止頻率自動跟蹤濾波，但目前所設計的濾波器的類型較單一，頻帶范圍較窄。

本文利用高性能的F/V芯片結合模擬乘法器及電流運放設計的多功能模擬濾波器可以同時實現低通濾波器、高通濾波器和帶通濾波器的特性，并且可以實現200k～1M范圍內的自適應濾波。

1 工作原理

圖1為自適應多功能濾波器的原理框圖。它主要由信號預處理電路、F/V電路和模擬乘法器組成的壓控多功能濾波電路組成。首先輸入信號分兩路，一路經放大電路、限幅電路和整形比較電路組成的信號預處理電路對輸入信號進行預處理，然后將處理后的信號作為F/V電路的輸入，F/V電路的輸出作為壓控多功能濾波電路的一路輸入信號，利用該電壓輸入信號控制濾波器的截止頻率；另一路原始信號作為多功能濾波器的另一路輸入信號，進而實現截止頻率自動適應輸入信號的頻率的變化。

1.1信號預處理電路

信號預處理電路的原理框圖如下圖2所示，主要由放大電路、限幅電路和整形電路組成。放大電路由運算放大器兩級級聯實現，主要用于對小信號的放大。限幅電路采用二極管限幅電路組成，主要是防止經過放大電路后的信號對后續(xù)電路元件造成損壞。整形電路主要由電壓比較器實現，主要是將輸入信號變換為F/V電路所需要的是脈沖信號。

1.2 F/V電路

F/V電路是將輸入的頻率信號轉換為與之成比例的電壓信號輸出的電路。F/V電路由專用的F/V芯片AD650與電阻電容網絡組成[8]，電路如圖3所示。AD650的輸出電壓與輸入頻率的關系為：

由式（1）可知，選取合適的電阻、電容值便可使輸出電壓與輸入頻率線性變化。

2 自適應多功能濾波器的設計

設計的二階自適應多功能濾波器能同時實現低通、高通和帶通的濾波功能。電路采用的是雙二階環(huán)濾波電路，這種形式的電路具有對有源器件要求低，靈敏度低和易調整的特點[9]。具體電路如圖4所示，U1（AD8001）、R1、R2、R9、R10組成同相求和電路；U3（AD8001）、R5、C1組成積分電路；U4（AD8001）、R8、C2組成微分電路；U2（AD835）、U4（AD835）實現基本乘法運算，間接實現壓控功能。該電路的特點是：一個輸入，三個輸出；各濾波電路的截止頻率和品質因數Q是相等的；但各濾波電路的增益不同。

由（5）式可得各濾波器的截止頻率與控制電壓Vf成正比。由（6）～（9）式可得濾波器的品質因數Q和增益與Vf無關，可單獨調節(jié)。

各元件參數的靈敏度為：

由上面的各元件的參數靈敏度可見，元件值的改變對濾波器的性能影響很小。當取R5=R8=R，R2=R9，C1=C2=C時，則式（5）變?yōu)椋?/p>

由（11）式可得只要合理調整電容、電阻值就可以實現濾波器截止頻率的自動跟蹤。

3 仿真結果

因為AD835最大輸入電壓為1.0v，選擇的電路參數為C1=C2=1nF，R=159k，R2=R9=R10=400，R1=1k時fLP=fBP=fHP=fi，增益分別為ALP=0.57，ABP=0.4，AHP=0.57。當輸入信號的頻率fi取1.0MHz時用ORCAD仿真的結果如圖5。

從仿真結果分析可得，當輸入信號的幅度為1v，頻率在200kHz-1MHz的范圍內變化時，經過濾波電路后信號的幅度變?yōu)関LP=vHP=0.57v，vBP=0.4v，且能夠同時實現低通、高通和帶通的濾波功能，幅頻特性在通帶內較平坦，在阻帶內衰減的較好，符合設計要求。

4 結論

提出了一種自適應多功能濾波器的電路結構和設計方法，待處理信號經過預處理電路后輸入F/V電路將頻率信號變換為與之成正比例的電壓信號，然后將該電壓信號輸入多功能壓控濾波電路的電壓輸入端從而間接實現濾波器截止頻率的自動適應。從仿真結果可以看出設計的濾波器能夠實現高通、低通和帶通的自動跟蹤濾波功能，驗證了該方法的正確性。由于電路中選用的模擬乘法器和電流運放都是高頻性能較好的器件，可以利用分頻及放大原理將高頻信號轉換為低頻信號從而實現濾波器頻率的擴展。

參考文獻：

[1] 朱洪濤， 嚴國萍. 基于自適應濾波的信號處理系統建模及其系統實現[J]. 儀器儀表學報， 2003，24（4）：242-249.

[2] 楊東， 王建業(yè)， 蔡飛. 基于DSP開發(fā)工具的自適應濾波器[J]. 探測與控制學報， 2010，32（3）：79-82.

[3] 馬勝前， 楊陽，劉娟芳.全數字鎖相環(huán)實現的自適應低通濾波電路[J].計算機工程與應用2014，50（3）：181-184.

[4] 王懷寶， 沈虹.基于改進自適應濾波器的電網同步技術[J].高電壓技術，2014，40（11）：3636-3641.

[5] 李園海， 高海生.基于CCCII 電流模式二階有源多功能濾波器設計[J].華東交通大學學報，2015，32（1）：116-120.

[6] 曾菊員.基于 MOCCII 的n階多功能濾波器的綜合設計[J].南昌大學學報，2013，35（2）：202-204.

[7] 馬勝前， 冉興萍.自適應低通濾波器的設計[J].壓電與聲光，2013，35（2）：245-248.

篇4

關鍵詞：低通濾波器； 微帶線； 平衡技術； 版圖優(yōu)化

中圖分類號：TN71334文獻標識碼：A文章編號：1004373X(2012)04002702

Design of microstrip lowpass filter layout optimization based on balanc technology

PENG Yufeng, LIN Sihong, ZHANG Shuli, JIN Long

(College of Physics and Information Engineering, Henan Normal University, Xinxiang 453008, China)

Abstract： The discontinuity of the microstrip line structure makes reflection loss and insertion loss bigger, and affects the filter performance. In this paper, balancing method is used to enhance the lower characteristic impedance of the parallel filter branch to achieve the purpose of reducing the width of microstrip line, accordingly to balance the width of the filter and to optimize the simulation layout. Taking the design of a fivethorder Chebyshev microstrip lowpass filter as an example, its simulation results show that the internal reflection loss of the filter passband decreases from -9.566 dB to -15.837 dB and the insertion loss cuts down to 0.322 dB from 0.679 dB. Compared with directly adoptting Richards transform and microstrip lowpass filter designed by Kuroda rule, this method can shorten the design cycle of filter and make the filter performance satisfactory.

Keywords： lowpass filter; microstrip line; balancing technology

收稿日期：20110911微帶濾波器是無線通信的重要部件。隨著無線通信系統的發(fā)展，加速了微帶濾波器的研究進程，發(fā)明許多Q值適中、重量輕、穩(wěn)定性好的微帶濾波器。計算機輔助設計軟件的出現，使設計者在設計過程中避免繁雜的計算過程,提高復雜電路設計效率，縮短設計周期。設計者通常運用Richards變換與Kuroda規(guī)則設計微帶低通濾波器［13］。該方法設計的濾波器在接頭處會由于相鄰耦合線線寬不同產生不連續(xù)性，使插入損耗較大，不滿足一些射頻通信的要求。為了解決此問題，采用電磁帶隙結構與高低阻抗線結合的方法，改善了通帶性能，但阻帶性能變差，體積變大［4］。運用分形技術設計高低阻抗濾波器取得了一定的效果，但設計方法復雜，對于加工精度要求較高［5］。

本文提出一種采用平衡技術優(yōu)化微帶低通濾波器版圖的方法，并以5節(jié)切比雪夫微帶低通濾波器為例，通過在低特性阻抗并聯傳輸線節(jié)點處再并聯相同長度的微帶線，修改兩條微帶線特性阻抗為原來的兩倍達到優(yōu)化版圖的目的。原理圖仿真和版圖仿真均驗證了該方法的可行性。該方法簡單易行，只需使用ADS軟件就能方便修改，并且可以用于帶阻濾波器等其他微帶結構的濾波器，具有良好的應用前景。

1平衡技術設計原理

使用Richards變換和Kuroda規(guī)則設計微帶濾波器，所得串并聯傳輸線長度理論上是相同的。選取各支節(jié)傳輸線長度l為截止頻率下波長的1／8，由終端開路傳輸線阻抗分布表達式：Zin（l）=-jZ0tan β1(1)式中：傳播常數β=2π／λ；Z0為特性阻抗。將l=λ／8帶入式（1）可得：Zin（l）=-jZ0(2)若傳輸線長度l保持不變，使兩條特性阻抗Z0相同長度l相等的終端開路傳輸線并聯于同一點，則其輸入阻抗會減半為Z0／2；反之，將兩段并聯終端開路傳輸線特性阻抗提高1倍并聯于同一點且保持傳輸線長度l不變，則輸入阻抗保持不變?yōu)閆0。

由以上推導可知，用平衡技術修改濾波器并聯終端開路傳輸線不影響各節(jié)的輸入阻抗。

2用Richards變換、Kuroda規(guī)則設計微帶低通濾波器由于當頻率較高時電感和電容應選的元件值過小，由于寄生參數的影響，如此小的電感和電容已經不能再使用集中參數元件并且工作波長與濾波器元件的物理尺寸相近，濾波器元件之間的距離不可忽視，需要考慮分布參數效應［67］?；谝陨显?，設計者先設計出有電感、電容組成的集中參數濾波器，然后運用Richards變換和Kuroda規(guī)則轉換為合適的微帶濾波器結構。

本文設計的微帶低通濾波器指標如下：

截止頻率為f0=3 GHz，通帶內波紋為0.5 dB，在2倍截止頻率處具有不小于40 dB的帶外衰減，輸入/輸出阻抗為50 Ω?；搴穸菻=0.762 mm，基板相對介電常數Er=3.66，磁導率μ=1 H/M，金屬電導率為5.88 mS/m，封裝高度Hu=1.0+33 mm,金屬層厚度T=0.035 mm。

通過計算選用5階切比雪夫微帶低通濾波器模型進行設計［8］。電路原理及其仿真結果如圖1所示。

圖1微帶低通濾波器原理電路及仿真結果由圖可以看出串聯和并聯的微帶線長度均為λ／8，而寬度與特性阻抗大小相關。

由于原理圖仿真是在理想條件下進行的，而實際的電路板需要考慮耦合和干擾等因素的影響。ADS版圖仿真是采用矩量法進行電磁仿真，對版圖的仿真結果更符合電路實際情況［8］。圖1所示的濾波器原理圖對應的版圖結構及仿真結構如圖2所示。

圖2微帶低通濾波器版圖結構及仿真結果3用平衡技術設計微帶低通濾波器

由于微帶傳輸線的特性阻抗越高，傳輸線的寬度就越窄。反之，阻抗越低，寬度就越寬。從第2節(jié)中的濾波器原理圖可看出，TL3和TL5兩段并聯的微帶線，他們的寬度比較寬即特性阻抗偏大，使用平衡技術，在TL3并聯點處再并聯一根相同長度的終端開路微帶線，將兩根線的特性阻抗擴大為原來的2倍，并運用ADS軟件中的LineCalc工具推算出線的寬度W。對于TL5用同樣的方法設計。電路原理及仿真結果如圖3所示。

圖3改進后微帶低通濾波器原理電路及仿真結果圖3所示的濾波器原理圖對應的版圖結構及仿真結構如圖4所示。

圖4改進后微帶低通濾波器版圖結構及仿真結果由圖1和圖3的原理圖仿真結果可以看出，優(yōu)化前的反射損耗，插入損耗與優(yōu)化后的數值幾乎相同。這與使用平衡技術修改原理圖后不改變原有濾波器阻抗的結論相一致。

由圖2和圖4的版圖仿真結果可以看出，通帶內反射損耗由-9.566 dB降低到-15.837 dB，插入損耗由0.679 dB降低到0.322 dB。

可以看出，運用平衡技術均衡微帶低通濾波器微帶線寬度后，使通帶內反射損耗明顯改善，插入損耗明顯降低，達到了性能指標。證明了該方法的有效性。

4結語

篇5

關鍵詞：微帶濾波器 射頻通信 頻帶響應

中圖分類號：TN713 文獻標識碼：A 文章編號：1672-3791（2012）11（c）-0084-01

1 設計原理

系統需求濾波器的指標如下所示。

中心頻率：5.35 GHz。

頻帶寬度：5.2～5.5 GHz。

通帶增益：大于-5 dB，主要由濾波器的S21參數確定。

阻帶增益：在4.8 GHz以上小于-40 dB，也主要由濾波器的S21參數確定。

通帶反射系數：小于-22 dB，由濾波器的S11參數確定。

濾波器設計模型有巴特沃斯原型濾波器、切比雪夫原型濾波器、橢圓函數原型濾波器三種形式。其中巴特沃斯原型濾波器，具備平坦的過渡帶與單調下降的幅頻響應曲線，適合系統的需求。建立標準微帶帶通濾波電路模型如圖1所示。

根據系統設計指標，查表求得濾波器階數為5階。

2 設計方法與工藝

微帶濾波器設計是用開路并聯短截線或是短路串聯短截線來代替集總元器件的電容或是電感來實現濾波的功能。在濾波器原型基礎上，借助頻率變換完成。頻率變換函數有兩種，如式1、式2所示。

微帶線的結構有平行耦合微帶線、階躍阻抗微帶線、梳狀微帶線等等，根據需要，濾波器設計采用平行耦合結構。以濾波器的S參數作為優(yōu)化目標。S21（S12）是傳輸參數，濾波器通帶、阻帶的位置以及增益、衰減全都表現在S21（S12）隨頻率變化的曲線上。S11（S22）參數是輸入、輸出端口的反射系數，如果反射系數過大，就會導致反射損耗增大，影響系統的前后級匹配，使系統性能下降。

為減小電路板的尺寸，力求微帶線面積最小化，采用介電常數4.6，板厚0.5 mm的電路板進行加工。

3 仿真結果與分析

利用ADS對微帶濾波器的幅頻響應、S參數進行仿真（端口隔離度、反射系數），如圖2、圖3所示。

其中S21端口隔離度，表示端口2匹配時，端口1到端口2的傳輸系數；S11是端口2匹配時，端口1的反射系數。由仿真結果可以看出濾波器頻率響應曲線具有良好的對稱性，

通頻帶平坦，在4.8 GHz處的衰減，達到了系統的設計指標要求。

4 結論

本文設計了一種微帶帶通濾波器，給出了微帶帶通濾波器的設計原理與設計方法，通過ADS仿真驗證了濾波器的性能指標，能夠滿足系統的設計需要。

參考文獻

[1] J·F·懷特[著].微波半導體控制電路[M].王晦光，黎安堯[譯].科學出版社，2011：46-48.

[2] Reinhold Ludwig.射頻電路設計—— 理論與應用[J].電子工業(yè)出版社，2005：103-105.

篇6

同址多臺 共址濾波 濾波器仿真

A Solution to Solving Co-Site Multi-Radios Based on Co-Site Filtering

PAN Geng-feng

The problem of co-site multi-radios of Radio X was analyzed in depth and a filtering solution was proposed. According to specifications of the radio， the feasibility of the solution was addressed. In addition， the principles of co-site filtering module， filter simulation， experience and method of manufacturing and debugging， which were applied to Radio X， were elaborated.

co-site multi-radios co-site filtering filter simulation

1 引言

X電臺集成2個能與A軍電臺通信的A通道（30―90MHz）、1個能與B軍電臺通信的B通道（30―90MHz）和1個能與C軍電臺通信的C通道（100―400MHz）為一體，對應4個通道模塊和4根天線，既能單獨和A軍、B軍或C軍電臺通信，又能實現不同兵種、不同體系之間的連接作用，使原本不能通信的A軍電臺、B軍電臺和C軍電臺能夠相互通信。在用戶裝車試驗中發(fā)現，當4個通道同時工作時，存在通道間相互干擾，不能同時進行通信。

2 原理分析

為解決跳頻同臺多機問題，項目組進行電臺裝車仿真實驗。天線間距如圖1所示，4個天線各安裝在通信車的4個角上。

通過試驗分析，發(fā)現X電臺存在典型的同址多臺問題，具體如下：

（1）發(fā)射信號阻塞接收信號。由于天線間距短，接收天線與發(fā)射天線間信號耦合很強，如表1所示。當天線間距為1.2m時，天線間的隔離度在90MHz頻率時為24dB，在30MHz頻率時只有10dB，因此發(fā)射信號阻塞接收通道前級低噪放，噪聲系數增加，產生非線性，使接收通道不能正常工作。

表1 不同頻率下的天線隔離度

頻率

/MHz 30 40 50 60 70 80 90

隔離度

/dB 10 13 15 17 20 22 24

（2）發(fā)射雜散及諧波落入接收頻段，干擾接收通道，使之不能正常工作。

（3）當電臺2個通道發(fā)射、1個通道接收時，2個發(fā)射頻率的互調產物落入接收頻段，干擾接收通道，使之不能正常工作。

（4）發(fā)射信號的寬帶噪聲以及2個發(fā)射頻率的互調產物搬移到接收頻點的寬帶噪聲，干擾微弱接收信號。

綜合上述問題，其中以電臺2個通道發(fā)射時產生的互調問題最難解決，因為2個發(fā)射信號的互調可在發(fā)射通道的功放處產生，也可在接收通道放大器產生。并且因互調產物而搬移的發(fā)射寬帶噪聲幾乎覆蓋整個通信頻段，淹沒遠處發(fā)射過來的接收信號。

3 解決思路

解決同址多臺問題的最根本問題是增加天線間的隔離度，最簡單的方法是增加天線的距離，但由于電臺裝車要求，天線距離是固定的。另外一個方法是通過濾波器來增加天線間的隔離度，2個天線不同時工作在相同頻率，假設天線1工作在頻率30MHz處、天線2工作在頻率40MHz處，在天線1增加帶通濾波器，其中心頻率為30MHz，在40MHz處的抑制為40dB，則天線2的發(fā)射功率在天線1處將被濾波器抑制40dB，相當于天線間的隔離度增加了40dB。

4 指標分析

假設濾波器帶外抑制為40dB，根據X電臺實際通信指標，分析增加濾波器之后射頻通道間的相互干擾問題。

（1）抗阻塞干擾。如圖2所示，X電臺發(fā)射功率為20W（43dBm），濾波器隔離度為40dB，天線隔離度為10dB，則進入接收通道信號電平為-7dBm，X電臺接收通道靈敏度電平為-117dBm，在10MHz處雙信號選擇性為110dB，此時要求收發(fā)頻率間隔為10MHz。

圖2 阻塞干擾、雜散抑制和寬帶噪聲分析圖

（2）雜散抑制。如圖2所示，根據上文要求收發(fā)頻率間隔為10MHz，則要求發(fā)射信號在10MHz的雜散抑制大于110dB。

（3）諧波抑制。如圖3所示，X電臺發(fā)射諧波抑制要求大于50dB，則要求發(fā)射頻率的諧波點偏離接收頻點500kHz以上（接收通道在500kHz處雙信號選擇性指標為60dB）。

（4）互調抑制。如圖4所示，假設互調產物在其中一個發(fā)射通道的功放處產生，功放在43dBm輸出時的互調抑制指標為25dB，則要求其三階互調頻率偏離接收頻點50kHz以上（接收通道在500kHz處雙信號選擇性指標為35dB）。其他階數的互調產物基本抑制到靈敏度電平以下;而因互調產物而產生的寬帶噪聲搬移，基本可抑制到靈敏度電平以下。

（5）寬帶噪聲。如圖2所示，信號帶寬為16kHz，收發(fā)頻率間隔為10MHz，則要求發(fā)射信號在10MHz處的寬帶噪聲大于110dBc/16kHz，即109dBm/Hz。

根據上述推算結果，若濾波器帶外抑制為40dB，需對X電臺預先進行如下頻率規(guī)劃：

（1）收發(fā)頻率間隔10MHz以上。

（2）發(fā)射二次諧波間隔接收頻率500kHz以上。

（3）發(fā)射三階互調產物間隔接收頻率50kHz以上。

在頻率規(guī)劃時應考慮上述要求，避免產生有沖突的頻率設置;結合LC濾波器的工程化性能，將通信頻段30―90MHz等分為6個頻段，對應設置6個帶通濾波器，每個濾波器通帶為10MHz、過渡帶為10MHz、帶外抑制為40dB。如圖5所示，要求同時2個射頻通道工作在不相鄰的2個頻段內（圖中實線濾波器所示），則滿足收發(fā)頻率間隔10MHz以上。

圖5 頻段劃分圖

5 共址濾波模塊設計

根據上述思路，在X電臺增加一個共址濾波器模塊，如圖6所示。共址濾波器模塊由1個電源邏輯板、3個帶通濾波板和1個高通濾波板組成。

圖6 跳頻濾波模塊框圖

電源邏輯板由相對獨立的開關電源電路和邏輯譯碼控制電路組成。開關電源電路為DC-DC變換模塊，提供跳頻濾波板所需的電源;邏輯譯碼控制電路直接從X電臺總線背板上接收四路射頻通道的工作模式和頻率等參數信息，控制帶通濾波板，使其選通相應的帶通濾波器接入電路。

帶通濾波板內含6個帶通濾波器，如圖7所示，通過PIN管開關電路，控制選通的頻帶。

圖7 帶通濾波板框圖

在濾波器的設計上，選擇采用一個7階串聯型高通濾波器和一個7階并聯型低通濾波器串聯的方法來實現帶通濾波器。這樣設計的好處是：電路沒有較大的電容和電感，因為容值在500pF以上的高Q電容要么耐壓太低，要么體積太大;而電感量在500nH以上時，電感繞線太密，不宜生產加工，且調試電感只有6個，并且在調試時可以分別調試高通濾波器和低通濾波器指標，再將2個濾波器串聯，微調接口處電容即可實現所需的帶通濾波器，在指標上和帶通濾波器基本一致。2個濾波器串聯的電路圖和仿真波形分別如圖8、圖9所示。

根據上述仿真結果，理論上濾波器的指標為：帶內插損<0.9dB，帶內波動<0.5dB，帶外衰減>40dB，反射衰減>20dB，過渡帶<10MHz。

6 工程化實現

實際裝配出來的電路和仿真的電路有很大區(qū)別。在仿真中，器件都是相對的理想器件，而實際電路中還存在耦合電容、引線電感以及控制電路干擾等。在設計中需做相應的處理，才能使6路濾波器的實際曲線基本符合仿真結果，達到設計指標。共址濾波器模塊設計中的處理措施和調試經驗舉例如下：

（1）PCB布板時，采用屏蔽框6路濾波器隔開，減少各路濾波器之間的相互串擾;印制板在濾波電路區(qū)域一般不鋪地銅，減少電感和印制板之間的耦合電容。同時，在每路濾波器中增設測試點，可分別調試高通濾波器和低通濾波器。

（2）增加控制信號的濾波電路。由于濾波器的交流通道和直流控制通道是一致的，所以在每路控制信號上都采用電感并聯電容下地的濾波電路，避免控制電路引入干擾。

（3）由于電路上的耦合電容因素，濾波器端接阻抗不是純50Ω電阻，因此必須相應調整濾波電路接口處的電容容值，一般是減少并聯處的電容容值。

（4）在調試中，當反射衰減達到20dB而帶內插損不達標時，應考慮PIN管的導通電流是否足夠，當PIN管導通電流不足時，其導通電阻較大，這時應減少電路直流回路的電阻，增大PIN管導通電流。

（5）在濾波器設計中，可以用ADS進行整體仿真，預先排除設計上的一些遺漏或者錯誤。

最后，在產品的高低溫環(huán)境試驗中，濾波器的指標都符合設計仿真結果，達到設計要求。

7 結束語

通過實際結果證明，本文介紹的共址濾波器模塊是解決同址多臺問題的一種有效方法，在用戶補充實驗中，改進后的X電臺成功地實現了4個信道同時工作，通信距離正常且通話效果良好。

參考文獻：

[1] 甘本祓，吳萬春. 現代微波濾波器的結構與設計[M]. 北京： 科學出版社， 1973.

[2] 朱紅琛. CHESS系統的跳頻通信技術[J]. 通信技術， 1998（2）： 73-76.

[3] 徐曉夏，陳泉林，鄒文瀟，等. 模擬電子技術基礎[M]. 北京： 清華大學出版社， 2008.

[4] 陳洪亮，田社平，吳雪，等. 電路分析基礎[M]. 北京： 清華大學出版社， 2009.

[5] 森榮二. LC濾波器設計與制作[M]. 薛培鼎，譯. 北京： 科技出版社， 2004.

[6] 徐興福. ADS2008射頻電路設計與仿真實例[M]. 北京： 電子工業(yè)出版社， 2009.

[7] 朱蕾，陳昆和. 跳頻濾波器自動測試系統設計[J]. 電子測量技術， 2011，34（8）： 114-117.

[8] 郭宗良. 跳頻電臺的發(fā)展趨勢[J]. 現代通信， 2004（4）： 21-22.

篇7

關鍵詞:ADS; 高度表; 電磁干擾; 行為級仿真

中圖分類號:TN722.3 文獻標識碼:A

文章編號:1004-373X(2010)09-0014-04

Behavioral Simulation and Analysis of Interfering Wireless Altimeter

by Airborne Shortwave Station

LI Shu-hua, GONG Bo, GAO Wei

(NAEI Qingdao Branch, Qingdao 266041, China)

Abstract: A behavioral level simulation of altimeter receiver is made with the advanced design system(ADS) software based on the result of EMI testing. The reason of EMI generation is judged by outputting frequency spetrum and the measure to solve the problem by adding an array filter is performed. The final EMC testing results show that the method to analyse EMI mechanism has a certain reference value for practical engineering projects.

Keywords: ADS; altimeter; EMI; behavioral level simulation

0 引 言

對某飛機平臺加裝新的短波電臺后,出現了電磁干擾問題。具體表現為:在短波電臺發(fā)射時,無線電高度表輸出的高度數值發(fā)生變化,忽大忽小,嚴重時高度數值直接變?yōu)榱?。由于該高度信息同時還提供給機上其他交聯設備,出現這種干擾會對整機的飛行性能產生嚴重影響,特別是在飛控系統自動工作狀態(tài)下,高度信息的錯誤嚴重影響飛行安全。如何有效解決這種在現有飛機平臺上加裝新式機載電子設備所帶來的電磁兼容性問題,已成為機載電子設備研制和裝備過程中一個急需解決的課題。行為級仿真是基于電路部件或子系統頂層特征的提取,無須通過門級原理圖描述電路,而是針對設計目標進行功能描述。仿真設計軟件(Advanced Design System,ADS)安捷倫(Agilent)公司開發(fā)的一套功能強大的EDA 軟件,可以模擬整個信號通路,具有強大的行為級仿真功能。通過對高度表接收機系統的諧波平衡仿真,可以清楚地查看輸出功率的頻譜成分,從而為分析電磁干擾形成的機理提供依據。

1 高度表的原理

無線電高度表組成框圖如圖1所示。如圖2中實線非對稱鋸齒波作為調制信號的超高頻調頻信號,從發(fā)射組件信號源輸出端,經功率分配器,輸送到發(fā)射天線并向地平面方向輻射出去。從地平面反射的超高頻信號輸送到接收天線并經超高頻頻率濾波器、高頻開關提供到混頻器的一個輸入端,同時發(fā)射機的部分功率作為本振信號經功率分配器輸送到混頻器的另一個輸入端。在混頻器中,反射信號和本振信號混頻后輸出差頻信號。差頻ΔF的大小與電波在空間通過的時間τ和調制參數有關,只要測得差頻ΔF就可以知道飛機的即時高度。

圖1 無線電高度表組成框圖

差頻ΔF的大小與電波在空間通過的時間τ和調制參數有關,它們之間的關系為:

ΔF=Δfτ/T(1)

這里

τ=2(HS+HJ)/C(2)

式中:HS為剩余高度,單位:m;HJ為即時高度,單位:m;C為無線電波傳播速度,單位:m/s;Δf為頻率調制信號頻偏,單位:Hz;T為調制信號的工作行程持續(xù)時間,單位:s。

圖2 調制頻率為非對稱鋸齒波規(guī)律時的拍頻頻率圖

2 短波電臺對低頻電纜的輻射耦合干擾

通過一系列電磁干擾狀態(tài)試驗分析可以得出,短波電臺對高度表的干擾可歸為兩個途徑:一是通過低頻電纜進入收發(fā)機;二是通過接收天線和高頻饋線進入收發(fā)機。通過電磁敏感度試驗,可以確定主要的干擾途徑是低頻電纜。

首先對短波電臺中低頻電纜的輻射耦合干擾值進行計算。

短波電臺天線指安裝在飛機尾部的長度為l=1.1 m的垂直天線,到無線電高度表的距離r=1 m。短波電臺通信頻率設為16 MHz,功率為100 W,天線輸入端電流I0=1.4 A。

經計算,在λl時,近場區(qū)和遠場區(qū)的分界距離D1=λ/2π≈4.78 m,近場感應區(qū)和近場輻射區(qū)的分界距離D2=2π/λ≈0.21 m,即低頻電纜所在位置為短波電臺天線的近場輻射區(qū)。在這個區(qū)域,隨著距離的增加儲能迅速衰減,輻射功率密度按角度方向的分布隨著輻射源距離的變化而變化。在近場區(qū)中可不考慮垂直天線輻射的方向性,且電場的幅度遠比磁場幅度大,故只考慮電場輻射影響[1]。因此短波電臺天線1 m距離處的輻射場強應為[2]:

E=kη4πrI0le=(2π/λ)η4πrI0λ2π

=42 V/m≈152 dBμV/m(3)

飛機蒙皮的場強衰減修正值M≈50 dB,低頻電纜耦合衰減修正值N≈20 dB。將低頻電纜作為接收天線,飛機蒙皮衰減量M和電纜耦合衰減量N作為接收天線的校準系數,則在短波電臺輻射場強干擾下產生的耦合電壓約為82 dBμV。在阻抗為50 Ω的情況下,考慮到dBm和dBμV的換算關系[3],有:

PdBm=UdBμV-107(4)

則低頻電纜中的等效耦合功率約為-25 dBm。

3 高度表接收機系統的仿真

通過電磁干擾狀態(tài)試驗可以得知,只要短波電臺通電工作,在整個頻帶范圍2～30 MHz內均會對無線電高度表產生干擾。因此仿真時設定了電臺中心頻率16 MHz,采用上邊帶工作方式發(fā)射,并選定通頻帶范圍內與中心頻率間隔1 100 Hz,1 200 Hz和1 300 Hz的┤個頻點(16 MHz+1 100 Hz,16 MHz+1 200 Hz,16 MHz+1 300 Hz),等效耦合功率均為-25 dBm。

3.1 接收機頻帶選擇性仿真

在進行高度表接收機系統仿真之前,首先需要對接收機的頻帶選擇性進行仿真,實質上是對低頻放大器部件的頻帶選擇性進行仿真。低頻放大器部件的功能主要是放大拍頻信號達到對拍頻穩(wěn)定電路正常工作所需要的數值,所包含器件的組成框圖如圖3所示。

圖3 低頻放大器部件組成框圖

在ADS中建立仿真原理圖如圖4所示。

圖4 頻帶選擇性仿真原理圖

從圖5的仿真結果可以看出,接收機在頻帶選擇中心頻率處的最大增益大約是59 dB,這是由于考慮到了帶通濾波器的插入損耗以及波紋、放大器的噪聲等影響后的結果;-3 dB通頻帶略小于12 kHz,由于一般接收到的信息集中在離中心頻率10 kHz的范圍內,因此不會導致產生較大的失真。總之,對接收機頻帶選擇性仿真符合設備的基本特性。

3.2 高度表接收機系統ADS仿真

無線電高度表接收機模型的參數如下:

(1) 工作頻率范圍是:4.2～4.4 GHz,仿真選定4.3 GHz;

(2) 發(fā)射機輸出功率:大于等于80 mW,仿真選定100 mW(20 dBm);

(3) 拍頻頻率:30 kHz;

(4) 波阻抗:50 Ω;

(5) 抑制寄生調制幅度:大于等于28 dBm;

在ADS中建立無線電高度表接收機的行為級仿真模型,將由低頻電纜進入的16 MHz+1 100 Hz,16 MHz+1 200 Hz,16 MHz+1 300 Hz三個頻點干擾信號加入混頻器中,如圖6所示。

圖5 接收機頻帶選擇部分S(2,1)參數

圖6 接收機系統的行為級原理圖

仿真后的結果如圖7所示。

圖7 低頻放大電路輸出差頻的仿真頻譜圖

如圖7的仿真結果可以看出,輸出的差頻信號在受到短波電臺通過低頻電纜耦合進入混頻器的干擾后,完全湮沒在進入鑒頻器部件的信號頻率之中。如果沒有短波電臺的干擾,當飛機高度發(fā)生變化,低頻放大電路輸出的差頻信號應該是ΔF+ΔF′,在鑒頻器部件中將ΔF′轉變成穩(wěn)定的控制電壓,進入調制器部件控制調制信號的工作行程持續(xù)時間T變化,使得ΔF′歸零,從而通過計算調制信號的工作行程持續(xù)時間T來計算飛機高度。如果出現圖7的仿真情況,那么進入鑒頻器電路的差頻信號頻率不惟一,鑒頻器輸出的控制電壓也不是穩(wěn)定的,而是正負相交的瞬態(tài)電壓,控制調制器部件中工作行程持續(xù)時間T的變化也是不穩(wěn)定的,而且經高度計算電路部件計算的高度也是變化的,在表頭上的指示則是高度指針產生擺動。

如果干擾信號進入混頻器后,導致進入低頻放大電路的拍頻信號太小,即使經過放大后依然達不到鑒頻器電路所能識別的最小電壓值,此時相當于拍頻信號為零。由式(1)和式(2)可知,在拍頻信號為零時,高度表指示器指在零刻度。

3.3 低頻電纜濾波器的仿真

在進行電磁干擾試驗測試時,分析得出通過低頻電纜進入收發(fā)機內部的干擾信息不僅僅進入混頻器,同時也通過串擾等方式進入了調制器部件、高度計算電路部件和一次有效指令部件等,它們對這些部件的正常工作都有一定的影響,故采用濾波措施消除干擾時,選擇了在收發(fā)機外部的低頻電纜上進行。

低頻電纜中主要是電源和高度信息的傳輸,這些信號近似于直流傳輸。短波電臺對低頻電纜輻射干擾頻率在2～30 MHz,故采用低通濾波器可以濾除干擾信號。

利用ADS軟件自帶的DesignGuide濾波器設計工具,可以非常方便地設計出滿足要求的濾波器。將設計好的低通濾波器加入高度表接收機的ADS電路圖進行仿真,以觀察此時的低頻放大器部件頻譜圖輸出。通過改變低通濾波器的指標參數來改變低通濾波器的濾波特性,直到得出符合要求的高度表接收機低頻放大器部件的頻譜輸出。

利用ADS軟件中的S參數仿真控制器對所設計的低通濾波器進行仿真,仿真電路圖如圖8所示,生成的S(2,1)參數曲線圖如圖9所示。將設計好的低通濾波器加入到高度表接收機的ADS仿真電路圖中進行仿真,低頻放大器部件頻譜圖輸出圖如圖10所示。

圖8 低通濾波器S參數仿真電路圖

圖9 低通濾波器S(2,1)參數曲線

圖10 加濾波器的的仿真頻譜圖

通過圖10可以看出,加入低通濾波器后低頻放大器部件輸出的差頻信號受干擾信號影響可以忽略不計。這樣差頻信號進入鑒頻器可以輸出正常的控制電壓,從而顯示出正確的高度信息。

4 電磁兼容改進措施及測試試驗

由于低頻電纜中線纜比較多,采用了在電纜連接處加裝陣列濾波器的濾波方案。在低通濾波器ADS仿真原理圖中進入所設計濾波器的子電路,可以發(fā)現所設計的低通濾波器實質為電容值為3 239 pF的C型濾波器,通過查閱標準電容濾波器產品表,最終的陣列濾波器選用了電容值為2 500 pF的C型濾波器。

按某型飛機維護規(guī)程要求對未采取電磁兼容改進的高度表和采用濾波器進行電磁兼容改進的高度表進行測試,結果表明采用濾波電連接器措施后,符合高度表輸出高度電壓精度要求。

5 結 語

隨著電子、電氣、計算機、通訊技術的迅猛發(fā)展,機載電子系統大量采用了以微處理器為核心的自動化和數字化技術。在現有飛機平臺上加裝新型機載電子設備必然會成為快速提高飛機性能的一種途徑,但加裝后整機設備能否與原機設備相互電磁兼容,是一個不得不面對的問題。利用ADS軟件對高度表接收機系統建立行為級仿真模型,通過輸出的頻譜來判斷干擾產生的原因,避免了對具體電路作大量冗長無效的分析。這種查找電磁干擾原因和分析干擾機理的方法,可以在其他平臺加改裝電子設備時的電磁兼容分析時借鑒。

參考文獻

[1]張祖稷,金林,束咸榮.雷達天線技術[M].北京:電子工業(yè)出版社,2005.

[2]盧萬錚.天線理論與技術[M].西安:西安電子科技大學出版社,2004.

[3]呂文紅,郭銀景.電磁兼容原理及應用教程[M].北京:清華大學出版社,2008.

[4]陳邦媛.射頻通信電路[M].北京:科學出版社,2002.

[5]陳艷華,李朝暉.ADS應用詳解――射頻電路設計與仿真[M].北京:人民郵電出版社,2008.

[6]BODY R E. Technical considerations for establishing narrow-band EMI requirments for data-processing equipment and office machines[J]. IEEE Trans. on EMC, 1997, 19: 254-260.

[7]Clayton R Paul.電磁兼容導論[M].聞映紅,譯.2版.北京:人民郵電出版社,2007.

[8]顧得均,田建學,魏俊淦.機載設備改裝電磁兼容性分析與設計要求[J].科技信息,2007(17):80-81.

篇8

【關鍵詞】電流脈寬調制;PWM;Pspice

1.概述

電源是電子設備的心臟部分，其質量的好壞直接影響電子設備的可靠性，電子設備故障60%來自電源，開關穩(wěn)壓電源的調整工作在開關狀態(tài)，主要優(yōu)越性是高達70%-95%變換效率。

目前，空間技術、計算機、通信、雷達、電視及家用電器中的穩(wěn)壓電源已逐步被開關電源取代。開關穩(wěn)壓電源的優(yōu)越性主要表現在：功耗小，穩(wěn)壓范圍寬，體積小、重量輕[1] [2]。

傳統的線性電源具有穩(wěn)壓性能好、輸出紋波電壓小、使用可靠等優(yōu)點，但工頻變壓器體積龐大，調整管工作于線性放大狀態(tài)，導致電源功耗大、效率低、發(fā)熱嚴重。開關電源采用功率管作為開關器件，工作于開關狀態(tài)，損耗小;工作頻率在幾十到上百千赫茲，濾波電容、電感的數值較小。線性穩(wěn)壓電源允許電網波動范圍為220v×（1±10%）， 對電網的適應能力很強。另外，由于功耗小、機內溫升低，提高了整機的穩(wěn)定性和可靠性[3]。

2.系統整體概述

開關電源可分成：機箱（或機殼）、電源主電路、電源控制電路三部分。機箱既可起到固定的作用，也可起到屏蔽的作用;電源主電路負責進行功率轉換，通過適當控制電路將市電轉換為所需的直流輸出電壓;控制電路根據實際需要產生主電路所需的控制脈沖及提供保護。開關電源的結構框圖如圖1所示：

圖1 開關電源的結構框圖

電源主電路通過輸入整流濾波、DC-DC變換、輸出整流濾波將市電轉為所需的直流電壓。開關電源主回路可以分為：輸入整流濾波回路、功率開關橋、輸出整流濾波三部分。輸入整流濾波回路通過整流模塊將交流電變換成含有脈動成分的直流電，通過輸入濾波電容使脈動直流電變?yōu)檩^平滑的直流電;功率開關橋將濾波所得直流電變換為高頻方波電壓，通過高頻變壓器傳送至輸出側。由輸出整流濾波回路將高頻方波電壓濾波為所需直流電壓或電流。

控制電路為主回路提供正常功率變換所需的觸發(fā)脈沖。具有以下功能：控制脈沖產生電路、驅動電路、電壓反饋控制電路、各種保護電路、輔助電源電路[4] [5]。

3.軟開關技術

軟開關技術指零電壓開關（ZVS）和零電流開關（ZCS）。圖4所示為功率開關管在軟開關及硬開關下的波形：

圖2 軟開關理想波形和硬開關波形

軟開關包括軟開通和軟關斷。軟開通包括零電流開通及零電壓開通，軟關斷包括零電流關斷及零電壓關斷，可按照驅動信號時序來判斷。

零電流關斷：關斷命令在t2時刻或其后給出，開關器件端電壓由通態(tài)值上升到斷態(tài)值，開關器件進入截止狀態(tài)。

電壓關斷：關斷命令在t1時刻給出，開關器件電流由通態(tài)值下降到斷態(tài)值后，端電壓由通態(tài)值上升到斷態(tài)值，開關器件進入截止狀態(tài)。在t2前，開關器件端電壓必須維持在通態(tài)值（約等于零）。

零電壓開通：開通命令在t2時刻或其后給出，開關器件電流由斷態(tài)值上升到通態(tài)值，開關器件進入導通狀態(tài)。在t2前，開關器件端電壓必須下降到通態(tài)值（約等于零），電流上升到通態(tài)值以前維持在零。

零電流開通：開通命令在t1時刻給出，開關器件端電壓由斷態(tài)值下降到通態(tài)值以后，電流由斷態(tài)值上升到通態(tài)值，開關器件進入導通狀態(tài)。在t2以前開關器件電流必須維持在斷態(tài)值（約等于零）[6] [7]。

圖3 電源控制電路框圖

4.控制電路

根據電路功能將控制電路分為幾部分：脈沖產生電路、觸發(fā)電路、電壓反饋控制電路、軟啟動電路、保護電路、輔助電源電路等[8]，控制電路如圖3所示。

脈沖產生電路是控制電路的核心。脈沖產生電路根據電壓反饋控制電路、保護電路及軟啟動電路等提供的控制信號產生所需脈沖信號，該脈沖信號經過觸發(fā)電路的放大驅動開關元件，使開關管導通或關斷。

控制電路輸出的PWM信號，電平幅值和功率能力均不足以驅動大功率開關元件，需要選擇合適的驅動電路。驅動電路將控制電路輸出PWM脈沖信號經過電隔離后進行功率放大及電壓調整驅動大功率開關管，脈沖幅度以及波形關系到開關管的開關過程，直接影響損耗，需合理設計驅動電路，實現開關管最佳開通與關斷[9][10]。

5.系統仿真

5.1 總電路設計

利用理想電源代替振蕩器，通過設置時鐘周期給定振蕩頻率，仿真時控制震蕩頻率外接定時電阻和電容的6、7腳均可不接。簡化輸出電路，利用兩個晶體管模擬輸出級，關閉控制端用數字激勵驅動，內部邏輯利用數字仿真器進行仿真。電路參數選擇和設計時，應考慮上述簡化對系統的影響[11] [12]。

圖4 總電路設計圖

5.2 PWM模塊

根據PWM產生的原理得到仿真模塊，用以產生可調的PWM信號。工頻脈沖信號，通過比較器，經積分器產生三角鋸齒波，通過比較取符號產生一路脈沖信號，由分頻器產生兩路互補驅動脈沖，輸入調節(jié)PWM信號的占空比[13]。

圖5 PWM仿真圖

6.結論

采用組合式變換器實現多路輸出、多種保護。通過Pspice仿真，驗證了設計思路的正確，理論性的可實現。

參考文獻

[1]丁道宏，陳東偉.電力電子技術應用（第四版）[M].航空工業(yè)出版社，2004.

[2]許文龍.胡信國.現代通信電源技術[M].北京：人民郵電出版社，2002.

[3]李宣江.開關電源的設計與應用[M].西安交通大學出版社，2004.

[4]王水平，史俊杰，田安慶.開關穩(wěn)壓電源設計及實用電路[M].西安電子科技大學出版社，2005.

[5]辛伊波，陳文清.開關電源基礎與應用[M].西安電子科技大學出版社，2009.

[6]周志敏.開關電源實用技術[M].人民郵電出版社，2005.

[7]劉勝利.現代高頻電源實用技術[M].電子工業(yè)出版社，2003.

[8]張占松.高頻開關穩(wěn)壓電源[M].廣東科技出版社，1993.

[9]趙廣林編著.Protel 99 SE電路設計與制作[M].電子工業(yè)出版社，2005.

[10]張廷鵬.吳鐵軍.通信用高頻開關電源[M].北京：人民郵電出版社1999.

[11]王水平.付敏江.開關穩(wěn)壓電源[M].西安：西安電子科技大學出版社，1997.

[12]李愛文.現代通信基礎開關電源的原理和設計[M].北京：科學出版社，2001.

[13]汪陽.智能高頻開關電源的研究[D].武漢大學碩士學位論文，2002.

篇9

關鍵字： 全數字鎖相環(huán); 時間數字轉換電路; 雙邊沿觸發(fā)數字環(huán)路濾波器; 系統仿真

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2015）02?0118?03

Research and design of a novel all?digital phase?locked loop working in broadband domain

LIU Dan?dan， SHAN Chang?hong， SHENG Zhen， LI Feng?hua

（ College of Electrical Engineering， University of South China， Hengyang 421001， China）

Abstract： In view of complex circuit structure， inaccurate phase detection precision and narrow phase?locked range of the traditional phase?locked loops （PLL）， a new type of all?digital phase?locked loop is proposed in this paper. Compared with the conventional ones， the time?to?digital conversion circuit in the phase detection module can transform the phase detection error to high?precision digital signal. Therefore， the traditional digital filter with loop structure is replaced by the double?edge triggered digital loop filter， and a variable modulus frequency divider is adopted to take the place of the classic fixed mode frequency divider. The system design is fulfilled by means of EDA technology while its simulation verification is implemented with QuartusⅡ software. The simulation results show that the locking range of the phase?locked loop is within the frequency from 800 HZ to 1 MHZ， and the lock?in time is about 10 times of the input signal cycles. In addition， it has the characteristics of broad phase?locked range， high accuracy， simple circuit structure and easy integration.

Keywords： all?digital phase?locked loop; time?to?digital conversion circuit; double?edge triggered DLF; system simulation

0 引 言

鎖相環(huán)電路是一個使輸出信號與輸入信號在頻率和相位上同步的電路，它是一個閉環(huán)控制系統。由于鎖相環(huán)的優(yōu)良性能，它已成為各類電子系統中不可缺少的基本部件。全數字鎖相環(huán)與相比模擬鎖相環(huán)，其具有一切數字電路特有的顯著優(yōu)點，即參數穩(wěn)定，抗干擾能力強，集成度高。全數字鎖相環(huán)還解決了模擬鎖相環(huán)中VCO的非線性，鑒相器不精確，部件易飽和以及高階環(huán)不穩(wěn)定等難題[1?2]，因此全數字鎖相環(huán)得到了越來越多的應用。

對數字鎖相環(huán)而言，隨著設計方法的不同，其性能差別很大。文獻[3?4]提出一種具有自動變?？刂频目焖偃珨底宙i相環(huán)，其數字濾波器模數可以根據鑒相誤差的大小進行自動調節(jié)，不但提高了鎖相速度，也很好的克服了捕捉速度與抗噪聲性能之間的矛盾。但是由于設計方案中的濾波器部分采用的是比例結構的濾波器，所以相位輸出會存在靜態(tài)誤差。文獻[5]提出一種基于時序狀態(tài)轉移邏輯的數字鑒相器，提高了鑒相準確性，采用比例積分結構的環(huán)路濾波器消除了鎖相誤差，但是沒有解決鎖相環(huán)路受固定中心頻率制約的問題。文獻[6?7]采用可變模分頻器代替了脈沖加減電路使得中心頻率可變，增寬了鎖相環(huán)路的帶寬，但是環(huán)路濾波器采用比例結構，仍然存在相位輸出存在靜態(tài)誤差的問題。文獻[8]提出一種具有比例積分結構和前饋鑒頻環(huán)節(jié)的可變模ADPLL，使得該ADPLL具有鎖相速度快、范圍大、穩(wěn)定性好，相位輸出無靜差等優(yōu)點。但是該設計方案中，鑒相部分的時鐘頻率較低，使得量化誤差大，鑒相精度不高。同時存在比例積分結構的濾波器電路結構較復雜，電路延遲時間較長等問題。

針對上述分析，本文提出一種基于雙邊沿觸發(fā)的環(huán)路濾波器的新型全數字鎖相環(huán)。該ADPLL鑒頻模塊加入時間數字轉換電路，能有效地提高鑒相精度;數字環(huán)路濾波器采用的是雙邊沿觸發(fā)的比例積分結構，在消除輸出信號相位穩(wěn)態(tài)誤差的同時簡化了電路結構。同時，采用前饋測頻模塊與可變模分頻器，使得鎖相范圍增大，鎖相速度提高。整個系統采用VHDL語言編程設計，使用Quartus 軟件對系統設計進行編譯和仿真驗證。

1 全數字鎖相環(huán)的結構與工作原理

本文所提出的新型寬頻域鎖相環(huán)主要由檢測電路、時間數字轉換電路、測頻模塊、雙邊沿觸發(fā)數字環(huán)路濾波器和可變模分頻器構成，其結構框圖如圖1所示。檢測電路通過檢測輸入信號u1和輸出信號u2的上升沿進行工作，輸出相應的相位差以及超前或滯后標志信號;時間數字轉換電路把檢測電路輸出的相位差轉換成高精度的數字值;測頻模塊檢測輸入信號的頻率值并生成頻率控制字實時調節(jié)數字濾波器的參數。環(huán)路濾波器對時間數字轉換電路的輸出進行相應的運算操作，并生成比例積分控制信號。DCO則根據比例積分控制信號來自動調節(jié)輸出信號的頻率以實現環(huán)路鎖定。下面將對其中的幾個主要模塊的原理進行相應的介紹。

<E：＼王芳＼現代電子技術201502＼Image＼45t1.tif>

圖1 提出的ADPLL系統框圖

1.1 數字鑒相器

本系統檢測電路中采用的是雙D觸發(fā)器數字鑒相器[2]，其由雙D觸發(fā)器、RS觸發(fā)器構成。其中雙D觸發(fā)器通過對輸入與輸出信號上升沿的檢測，產生脈寬正比于輸入/輸出信號的相位差信號，RS觸發(fā)器則判別并產生相位極性。與其他鑒相器相比，雙D觸發(fā)器鑒相器的特點在于可同時具有鑒相與鑒頻的功能。

相位誤差量化電路由時間數字轉換電路（TDC）實現，TDC是測量時間的一種常用電路。傳統的鎖相環(huán)對于鑒相誤差的處理是通過對鑒相器中加入與非門，鑒相誤差脈寬作為開門信號，讓系統時鐘通過，得到相位誤差序列，即相位誤差的數字量化信號。因此為滿足一定的鎖相要求，鎖相環(huán)必須采用較高的時鐘頻率來實現。由于計數器在高速的翻轉過程中很容易因不穩(wěn)定而產生“亞穩(wěn)態(tài)”效應，所以普通的計數器技術已經很難滿足越來越高的時間分辨率的要求，而時間轉換電路能將時間間隔直接轉換成高精度的數字值，以實現較高的時間分辨率，從而提高鑒相精度。在本文ADPLL設計中，TDC可把檢測電路檢測出的相位差量化成高精度的數字信號，并送數字濾波器濾波進行相應的運算處理。其原理框圖如圖2所示。<E：＼王芳＼現代電子技術201502＼Image＼45t2.tif>

圖2 時間數字轉換電路原理框圖

其中CLK為高頻時鐘信號，CLKS為置位時鐘信號。置位模塊控制整個TDC電路的置位動作;環(huán)形移位寄存器和編碼器組成系統的細計數器部分;通用計數器作為系統的粗計數部分，決定電路的時鐘測量范圍;輸出邏輯電路將細計數部分與粗計數部分的輸出組合為最終的系統輸出。在初始狀態(tài)時，環(huán)形移位寄存器中的P7節(jié)點為高電平，其他節(jié)點（P6～P0）都為低電平。電路工作時，高頻時鐘上升沿使得高電平在8個電路節(jié)點中循環(huán)出現，故在測量時間結束時，由當前電路節(jié)點的狀態(tài)便可得知系統所經歷的高頻時鐘脈沖數量。編碼器對當前的節(jié)點狀態(tài)進行編碼并作為細計數部分的輸出。由圖2可知，通用計數器只在環(huán)形移位寄存器P7節(jié)點的上升沿出現時才進行計數，計數周期為高頻時鐘周期的8倍，完成從低位到高位的進位計數。輸出邏輯電路則是將粗計數部分與細計數部分組合成總的計數值，形成整個時間數字轉換電路的最終輸出信號[9]。

1.2 雙邊沿觸發(fā)的數字環(huán)路濾波器

數字環(huán)路濾波器的主要作用是抑制噪聲及高頻分量，調節(jié)環(huán)路相位的校正速度和精度。傳統比例積分結構的數字環(huán)路濾波器需要一個周期性復位可逆計數器，以實現比例部分的運算操作，一個不可復位計數器來實現積分部分的運算操作，以及一個加法器將兩個計數器的值相加作為濾波器的輸出。兩路計數器的加減方向則是由數字鑒相器輸出的超前或滯后標志信號來控制。周期性可逆計數器部分相當于比例環(huán)節(jié)，不可復位計數器部分則相當于一個理想積分環(huán)節(jié)。而本設計方案提出的雙邊沿觸發(fā)的數字環(huán)路濾波器，只需要一個數據選擇器和一個累加器即可實現相同的功能。其原理框圖如圖3所示。這個累加器在輸入信號的上升沿到來時累加積分部分的數值，在輸入信號的下降沿到來時對比例部分的數值進行運算[10]。由此可見，雙邊沿觸發(fā)的環(huán)路濾波器與傳統的環(huán)路濾波器具有相同工作頻率和相同的系統傳輸函數，但是卻能有效地簡化電路結構以及減少電路延遲時間。

<E：＼王芳＼現代電子技術201502＼Image＼45t3.tif>

圖3 雙邊沿觸發(fā)的DLF原理框圖

1.3 測頻模塊與數控振蕩器

測頻模塊是通過在輸入信號的高電平期間對系統時鐘脈沖計數來實現，得到的輸出數值近似表示了系統時鐘與輸入信號頻率之間的倍數關系。在本系統設計中，測頻得到的數值賦值給雙邊沿觸發(fā)數字低通濾波器的積分模塊作為初始值，可大大加快系統鎖頻鎖相的速度。

本文的數控振蕩器部分采用的除N計數器式數控振蕩器，其分頻系數來自環(huán)路濾波器的輸出參數N，除N計數器對系統時鐘進行N分頻，得到ADPLL的輸出信號。由于環(huán)路濾波器的初始值與前饋鑒頻值有關，所以最快可以在一個輸入周期內鎖定頻率。

2 全數字鎖相環(huán)的設計與仿真驗證

根據圖1所示的ADPLL的結構框圖，采用自頂向下的模塊化設計方法，用VHDL對全數字鎖相環(huán)的各個部件分別進行編程設計，最后對系統做綜合設計，并對該系統設計進行了仿真驗證。圖4為利用QuartusⅡ軟件所設計的新型寬頻域鎖相環(huán)的系統頂層電路圖。

<E：＼王芳＼現代電子技術201502＼Image＼45t4.tif>

圖4 新型寬頻域全數字鎖相環(huán)的系統頂層電路圖

新型寬頻域鎖相環(huán)的系統仿真結果如圖5～圖8所示，其中clkin 為系統時鐘 ，gclk為TDC的高頻輸入時鐘，u1為系統輸入信號，u2為系統輸出信號。ni、np分別為環(huán)路濾波器積分部分與比例部分的控制參數。系統仿真結果表明：該鎖相環(huán)在兩個周期內可以實現頻率鎖定，最快可在10個左右輸入周期內實現相位鎖定，其鎖相范圍為800 Hz～1 MHz。

<E：＼王芳＼現代電子技術201502＼Image＼45t5.tif>

圖5 輸入信號u1=800 Hz時序仿真圖

<E：＼王芳＼現代電子技術201502＼Image＼45t6.tif>

圖6 輸入信號u1=50 kHz時序仿真圖

<E：＼王芳＼現代電子技術201502＼Image＼45t7.tif>

圖7 輸入信號u1=500 kHz時序仿真圖

<E：＼王芳＼現代電子技術201502＼Image＼45t8.tif>

圖8 輸入信號u1=1 MHz時序仿真圖

3 結 語

本文提出的新型寬頻域全數字鎖相環(huán)，在系統鑒相模塊中采用高精度時間數字轉換電路對相位誤差信號進行數值量化，有效的提高了鑒相精度。用雙邊沿觸發(fā)的數字比例積分控制電路替代了傳統的數字濾波電路。該鎖相環(huán)具有鎖相范圍寬、精度高、電路結構簡單和易于集成等特點，可以方便地嵌入到基于FPGA的數字控制系統和數字芯片中，適用于快速同步需求的場合。

參考文獻

[1] ，石玉.數字鎖相環(huán)路原理與應用[M].上海：上?？萍汲霭嫔?，1990.

[2] BEST R E. Phaselocked loops design， simulation， and applications [M]. 5th ed.北京：清華大學出版社，2007.

[3] 陳高峰，龐輝，洪琪，等.智能模數控制型全數字鎖相環(huán)的研究[J].安徽大學學報：自然科學版，2012，36（7）：51?56.

[4] 耿計芳.高精度自動變?？刂迫珨底宙i相環(huán)的研究[D].天津：天津大學，2006.

[5] ZIANBETOV E， JAVIDAN M， ANCEAU F， et al. Design and VHDL modeling of all?digital PLLS [C]// NEWCAS Conference， New York， USA： IEEE， 2010： 293?296.

[6] GENG Hua， XU De?wei， WU Bin. A novel hardware?based all?digital phase?locked loop applied to grid? connected power converters [J]. IEEE Transactions on Industrial Electronics， 2011， 58（5）： 1737?1745.

[7] YAHARAL M， SASAKI H， FUJIMOTO K， et al. All digital dividing ratio changeable type phase?locked loop with a wide lock?in range [J]. Electronics and Communications in Japan （Part 1： Communications）， 2005， 88（2）： 2277?2284.

[8] 肖帥，孫建波，耿華，等.基于FPGA 實現的可變模全數字鎖相環(huán)[J].電工技術學報，2012，27（4）：153?158.

篇10

六階低通濾波器可以有3個二階低通濾波器級聯產生，所以先根據文獻［5，6］介紹二階低通濾波器的優(yōu)化設計方法。常用的二階壓控電壓源低通濾波電路如圖1所示。

2六階單位增益壓控電壓源低通濾波器的設計

六階單位增益低通濾波器可以由3個二階單位增益低通濾波器級聯構成，每個二階低通濾波器的二項式及系數特點是s2+αs+β，由歸一化的巴特沃斯多項式可知α＞0，β=1。由于是設計單位增益的低通濾波器，所以AF=1，則由式(9)、(10)得R2=α±α2－4槡k2kω0C1，R1=αα2－4槡k2kω0C1，k≤α24。根據文獻［5，6］C1取值可根據現有電容約取為C1=1103－5f0，可取C1=2．2nF，ω0是要求設計的低通濾波器的截止角頻率，取合適的k值即可計算出R1，R2的值，由C2=kC1，即k是C2與C1的比值，可得到C2的值?？紤]到是單位增益，并為運放正端提供地回路同時補償運放失調，所以取RfRr，RfRr≈Rf=R1+R2，這樣對于二階低通濾波器的所有電容、電阻的參數都可以一一確定。根據上述電阻電容參數確定的方法，有一種最簡單的取值，即取k=α24，則R1=R2=2αω0C1，C2=0．25α2C1，這也是文獻［5］中提到的優(yōu)化設計方法。設計實例:設計六階壓控電壓源單位增益巴特沃斯低通濾波器，截止頻率為100kHz，增益G=1。電路仿真圖如圖2所示。六階濾波器的α值分別為0．5176，1．4140和1．9318，根據最簡單取值情況計算出的各電阻、電容值如圖2所示。仿真得到該濾波器的幅頻特性曲線如圖3所示。

3取不同k值對幅頻特性的影響

上面的取值方法最簡單，且使得R3=R1+R2，R7=R5+R6，R10=R9+R12，這也使元件規(guī)格減少一種，訂貨和裝配都較方便，成本也可降低。但是否是最好的取值還需進一步仿真研究。取不同的k值對應其他的電阻電容取值如表1所示。為了便于說明把六階濾波器分成第一級二階濾波器、第二級二階濾波器和第三級二階濾波器，對應的k值分別為k1，k2和k3。另外三級的k值均按照同時減小的方向取值。由上面分析可知圖2中R1=R2，R5=R6，R9=R12，C2=C4=C6=2．2nF。R3=R1+R2，R7=R5+R6，R10=R9+R12，而R4，R8，R11取1T的大值電阻，因此所有的元件值都已經確定。針對不同的k值仿真得到的幅頻特性曲線如圖4所示。由圖4看出按照最簡單的方式，即優(yōu)化方法設計的各元件的參數值具有最優(yōu)的幅頻特性曲線，另外隨著三級對應的k值同時越減小得到的幅頻特性越差。

4元件數值變化對幅頻特性的影響

為了突出電路中元件參數的變化對優(yōu)化設計出的低通濾波器的幅頻特性的影響，考察電路中各電容按+20%和－20%變化的情況。另外通過Multisim10仿真發(fā)現電路中電阻的較小變化對幅頻特性曲線的影響較小，所以省略仿真圖，且只說明電容變化的情況，如圖5、圖6所示。由圖5和圖6可知電容C2，C3，C5電容值變化對低通濾波器的幅頻特性的影響較大，另外C6在電容值減小時對濾波器幅頻特性的影響也較大，除此之外其他電容值的改變對濾波器的幅頻特性影響較小。所以在實際使用中應盡量減小C2，C3，C5，C6電容值的變化，使用精度相對較高的電容，其他情況電容可以容忍較大電容值的變化。

5結束語