導(dǎo)語(yǔ)：如何才能寫(xiě)好一篇邏輯電路設(shè)計(jì)方法，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

【關(guān)鍵詞】組合邏輯電路；電路設(shè)計(jì)；解決方法

隨著數(shù)字電子技術(shù)的不斷發(fā)展，數(shù)字電路已被廣泛應(yīng)用于現(xiàn)代數(shù)字通信、自動(dòng)控制、數(shù)字計(jì)算機(jī)、數(shù)字測(cè)量等各個(gè)領(lǐng)域，并已深入我們的日常生活中。數(shù)字電路又稱(chēng)邏輯電路，可分為組合邏輯電路和時(shí)序邏輯電路兩種。它們的區(qū)別在于時(shí)序邏輯電路有存儲(chǔ)單元，具有記憶功能。而組合邏輯電路沒(méi)有，它只由常用門(mén)電路組合而成，即沒(méi)有從輸出到輸入的反饋連接，它的輸出僅決定于該時(shí)刻的輸入狀態(tài)。在對(duì)組合邏輯電路原理進(jìn)行設(shè)計(jì)時(shí)，可采用以下方法步驟：（1）分析設(shè)計(jì)要求，理清輸入與輸出的端口數(shù)和相互關(guān)系；（2）根據(jù)分析結(jié)果，設(shè)定變量并進(jìn)行狀態(tài)賦值，再列出相應(yīng)的真值表；（3）由真值表寫(xiě)出邏輯電路的輸出表達(dá)式；（4）利用卡諾圖或邏輯公式將輸出表達(dá)式進(jìn)行化簡(jiǎn)；（5）根據(jù)最簡(jiǎn)表達(dá)式畫(huà)出相應(yīng)邏輯電路圖。按照上述方法步驟，組合邏輯電路原理設(shè)計(jì)就完成了，但實(shí)際設(shè)計(jì)工作除此之外，還包括電路器件的選擇，安裝和調(diào)試等過(guò)程。而往往就是在這些環(huán)節(jié)中容易遇到問(wèn)題，現(xiàn)將常遇問(wèn)題及解決方法歸納如下：

1.接口電路的電平轉(zhuǎn)換

在設(shè)計(jì)組合邏輯電路時(shí)，常常由于速度、功耗和帶負(fù)載能力等問(wèn)題需要將TTL門(mén)電路和CMOS門(mén)電路混合使用。這兩種門(mén)電路的電源電壓、參數(shù)指標(biāo)等均有所不同，因此不能直接連接，而需要借助于接口電路。接口電路是指不同類(lèi)型邏輯門(mén)電路之間或邏輯門(mén)電路與外部電路之間有效連接的中間電路。接口電路的設(shè)計(jì)主要分以下兩種情況：第一，用TTL門(mén)電路驅(qū)動(dòng)CMOS門(mén)電路。TTL門(mén)電路的電源電壓為+5V，而CMOS的電源電壓范圍是3～18V，因此需要將TTL輸出的高電平值升高來(lái)驅(qū)動(dòng)CMOS門(mén)電路。方法是利用TTL門(mén)電路中的OC門(mén)做接口，適當(dāng)選取OC門(mén)的外接電源和電阻來(lái)滿足CMOS門(mén)電路對(duì)電源電壓的要求。由OC門(mén)的功能分析可知，OC門(mén)輸出的低電平約等于0.3V，高電平約等于UCC。所以，改變電源電壓可以方便地改變其輸出高電平。圖1第二，用CMOS門(mén)電路驅(qū)動(dòng)TTL門(mén)電路。方法是應(yīng)用六反相緩沖器等專(zhuān)用接口器件直接驅(qū)動(dòng)TTL負(fù)載電路，如圖1所示。這類(lèi)專(zhuān)用接口器件使用電源為+5V電源，與TTL負(fù)載電路一致，輸入端允許超過(guò)電源電壓，可與CMOS門(mén)電路電源相配合使用。

2.扇入問(wèn)題

扇入問(wèn)題是指門(mén)電路輸入端口與實(shí)際電路輸入端口的關(guān)系，一般分以下兩種情況：（1）門(mén)電路多余輸入端的處理設(shè)計(jì)電路時(shí)，需要用到的集成門(mén)電路的輸入端多于實(shí)際電路需要的輸入端數(shù)時(shí)，就需要將多余的輸入端進(jìn)行處理。在保證輸入正確邏輯電平的條件下，可將多余的輸入端接高電平或低電平。如果是與門(mén)或與非門(mén)，應(yīng)將多余的輸入端接高電平；如果是或門(mén)或或非門(mén)，應(yīng)將多余的輸入端接地或接低電平。為防止干擾，多余的輸入端一般不能懸空。接高、低電平的方法可通過(guò)限流電阻接正電源或地，也可直接和地相連接，如圖2所示。但要注意輸入端所接的電阻不能過(guò)大，否則將改變輸入邏輯狀態(tài)。（2）門(mén)電路輸入端少于實(shí)際電路需要輸入端的處理當(dāng)用到的集成門(mén)電路的輸入端少于實(shí)際電路需要的輸入端數(shù)時(shí)，可采用分組的方法進(jìn)行解決。例如，實(shí)際電路需要與非門(mén)輸入端口為A、B、C、D共4個(gè)，但集成門(mén)電路是2輸入端與非門(mén)，可按以下分組連接解決，輸出Y=，如圖3所示。

3.扇出問(wèn)題

邏輯電路的扇出問(wèn)題，主要是指它的帶負(fù)載能力，即在設(shè)計(jì)電路時(shí)，可能存在一個(gè)門(mén)電路的輸出端所帶的負(fù)載門(mén)太多，超出了它的帶負(fù)載能力。門(mén)電路的帶負(fù)載能力主要通過(guò)扇出系數(shù)N來(lái)說(shuō)明，它代表電路能驅(qū)動(dòng)同類(lèi)型門(mén)電路的最大個(gè)數(shù)。當(dāng)輸出高電平、帶拉電流負(fù)載時(shí)：如果NH≠NL，則把較小的個(gè)數(shù)定義為扇出系數(shù)。在設(shè)計(jì)電路時(shí)，可采用扇出系數(shù)大的門(mén)電路作為輸出門(mén)。在設(shè)計(jì)組合邏輯電路時(shí)，除了以上所分析的問(wèn)題外，還有一些細(xì)節(jié)需要注意的。如：用中規(guī)模集成電路實(shí)現(xiàn)組合函數(shù)會(huì)使電路連接簡(jiǎn)單很多；對(duì)邏輯表達(dá)式的變換與化簡(jiǎn)，是盡可能使其與給定的組合邏輯器件的形式一致，而不是單純簡(jiǎn)化；設(shè)計(jì)時(shí)應(yīng)考慮合理充分地應(yīng)用組合器件的功能，應(yīng)盡量選用結(jié)構(gòu)原理比較簡(jiǎn)單的，但數(shù)量又少的器件來(lái)滿足設(shè)計(jì)要求。綜上所述，要成功設(shè)計(jì)出一個(gè)組合邏輯電路不容易，要設(shè)計(jì)一個(gè)結(jié)構(gòu)簡(jiǎn)單、功能完整、參數(shù)合理的組合邏輯電路就更難，這需要設(shè)計(jì)者不斷地去嘗試、安裝和調(diào)試，從設(shè)計(jì)的過(guò)程去積累經(jīng)驗(yàn)。

參考文獻(xiàn)

[1]余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程(第三版)[M].高等教育出版社,2007,01.

[2]秀.電工電子學(xué)[M].高等教育出版社,2014,07.

篇2

【關(guān)鍵詞】時(shí)序邏輯電路；原始狀態(tài)；電路設(shè)計(jì)

1.引言

數(shù)字電子技術(shù)是自動(dòng)化、電氣、通信、電子等電類(lèi)專(zhuān)業(yè)必須掌握的重要專(zhuān)業(yè)基礎(chǔ)，是《數(shù)字電子技術(shù)》的核心內(nèi)容、學(xué)習(xí)的重點(diǎn)和難點(diǎn)。而時(shí)序邏輯電路的設(shè)計(jì)是實(shí)踐教學(xué)的重要內(nèi)容。時(shí)序邏輯電路的分析和設(shè)計(jì)只有通過(guò)對(duì)它的研究與實(shí)踐，才能真正具有設(shè)計(jì)數(shù)字電路的能力。目前同步時(shí)序邏輯電路的設(shè)計(jì)方法可按以下幾個(gè)步驟進(jìn)行：設(shè)計(jì)要求；原始狀態(tài)圖；最簡(jiǎn)狀態(tài)圖；狀態(tài)分配；選定觸發(fā)器類(lèi)型，求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程；畫(huà)邏輯電路圖[1]-[3]。在數(shù)字電子技術(shù)的通用教材中，對(duì)時(shí)序邏輯電路設(shè)計(jì)方法的敘述不夠具體，以至于時(shí)序邏輯電路設(shè)計(jì)實(shí)例的設(shè)計(jì)過(guò)程往往不夠清晰，教學(xué)過(guò)程中學(xué)生難于理解和掌握。本文通過(guò)對(duì)具體設(shè)計(jì)實(shí)例的設(shè)計(jì)過(guò)程和步驟進(jìn)行分析研究。提出強(qiáng)化原始狀態(tài)確定在給定邏輯問(wèn)題的邏輯抽象過(guò)程中的應(yīng)用，使設(shè)計(jì)過(guò)程更加清晰易懂。本文通過(guò)對(duì)具體實(shí)例的設(shè)計(jì)分析，對(duì)時(shí)序邏輯電路設(shè)計(jì)的一般規(guī)律、原則、方法及步驟作了探討和研究。

2.設(shè)計(jì)實(shí)例剖析

設(shè)計(jì)一個(gè)自動(dòng)售飲料機(jī)的邏輯電路，它的投幣口每次只能投入一枚五角或一元的硬幣。投入一元五角錢(qián)硬幣后機(jī)器自動(dòng)給出一杯飲料；投以?xún)稍▋擅兑辉┯矌藕?，在給出飲料的同時(shí)找回一枚五角的硬幣。

此設(shè)計(jì)實(shí)例是很多數(shù)字電子技術(shù)課程教材時(shí)序邏輯電路設(shè)計(jì)部分的設(shè)計(jì)實(shí)例，但其設(shè)計(jì)分析過(guò)程不甚清晰，學(xué)生在學(xué)習(xí)過(guò)程中理解困難，原因之一就是對(duì)原始狀態(tài)的設(shè)定和分配沒(méi)有闡述或闡述不清晰，如果通過(guò)邏輯分析和邏輯抽象首先確定電路的原始狀態(tài)，那么后面的設(shè)計(jì)就會(huì)水到渠成。下面本文將從原始狀態(tài)確定開(kāi)始，從新對(duì)此設(shè)計(jì)實(shí)例進(jìn)行設(shè)計(jì)剖析。

（1）確定原始狀態(tài)

（2）原始狀態(tài)化簡(jiǎn)

根據(jù)狀態(tài)化簡(jiǎn)原則，首先尋找等價(jià)狀態(tài)，在相同的輸入下有相同的輸出并轉(zhuǎn)換到同一個(gè)次態(tài)的狀態(tài)為等價(jià)狀態(tài)。由表1-1可知，S0、S3和S4為等價(jià)狀態(tài)，合并為S0狀態(tài)。狀態(tài)含義分別為：S0為初始狀態(tài)，即等待新交易開(kāi)始的狀態(tài)；S1為投入一枚五角硬幣后的狀態(tài)；S2為投入滿一元錢(qián)后的狀態(tài)。從而得到化簡(jiǎn)后的狀態(tài)裝換表如表1-2所示。

（4）選定觸發(fā)器并列狀態(tài)及輸出方程

3.總結(jié)

在時(shí)序邏輯電路的設(shè)計(jì)過(guò)程中，原始狀態(tài)的分析和確定對(duì)于初學(xué)者來(lái)說(shuō)非常重要，如果原始狀態(tài)與系統(tǒng)的實(shí)際工作狀態(tài)無(wú)法清晰地對(duì)應(yīng)，后續(xù)所有的設(shè)計(jì)步驟都無(wú)從談起，因此，無(wú)論對(duì)教或?qū)W的任何一個(gè)角度而言，在時(shí)序邏輯電路的設(shè)計(jì)的設(shè)計(jì)步驟中強(qiáng)化原始狀態(tài)的確定都是十分重要的。本文通過(guò)對(duì)自動(dòng)售貨系統(tǒng)設(shè)計(jì)過(guò)程中原始狀態(tài)的分析和確定，強(qiáng)化了對(duì)于給定邏輯問(wèn)題的邏輯抽象過(guò)程中原始狀態(tài)的重要性，使時(shí)序邏輯電路的設(shè)計(jì)思路更加清晰。另外，在設(shè)計(jì)過(guò)程中，考慮到了一元和五角同時(shí)投入的情況，即A、B同時(shí)為1時(shí)電路的工作情況，減少了系統(tǒng)在實(shí)際工作過(guò)程中進(jìn)入混亂狀態(tài)的幾率，使整個(gè)邏輯系統(tǒng)更趨完善。

參考文獻(xiàn)

[1]閻石.數(shù)字電子技術(shù)基礎(chǔ)(5版)[M].北京:高等教育出版社,2006.

[2]夏路易.數(shù)字電子技術(shù)基礎(chǔ)教程[M].北京:電子工業(yè)出版社,2009.

[3]秦曾煌.電工學(xué)簡(jiǎn)明教程[M].北京:高等教育出版社,2001.

作者簡(jiǎn)介：

篇3

數(shù)字電路教學(xué)設(shè)計(jì)項(xiàng)目教學(xué)學(xué)習(xí)興趣現(xiàn)代化電子技術(shù)飛速發(fā)展，數(shù)字電路更是以系統(tǒng)集成化、設(shè)計(jì)自動(dòng)化、用戶專(zhuān)業(yè)化和測(cè)試、智能化的趨勢(shì)出現(xiàn)。數(shù)字電路教學(xué)中如何能應(yīng)對(duì)電子技術(shù)的發(fā)展，同時(shí)又遵循高等職業(yè)教育以職業(yè)為基礎(chǔ)、以能力為本、理論夠用為度的原則，圓滿完成課程的教學(xué)任務(wù)，用項(xiàng)目教學(xué)法是行之有效的手段。

一、關(guān)于項(xiàng)目教學(xué)法

1.項(xiàng)目教學(xué)的概念

項(xiàng)目教學(xué)法，是圍繞一個(gè)實(shí)踐項(xiàng)目而展開(kāi)的教學(xué)活動(dòng)，其目的是在項(xiàng)目實(shí)施過(guò)程中使理論與實(shí)踐教學(xué)同步進(jìn)行，從而充分調(diào)動(dòng)學(xué)生參與的積極性，提高學(xué)生解決實(shí)際問(wèn)題的綜合能力。

2.項(xiàng)目教學(xué)法的關(guān)鍵

項(xiàng)目教學(xué)法的關(guān)鍵，是把整個(gè)學(xué)習(xí)過(guò)程分解為一個(gè)個(gè)具體的工程或事件，設(shè)計(jì)出一個(gè)個(gè)合適的項(xiàng)目教學(xué)方案。這樣，不僅傳授給學(xué)生理論知識(shí)和操作技能，更重要的是培養(yǎng)他們的職業(yè)能力。

3.項(xiàng)目教學(xué)法的優(yōu)點(diǎn)

項(xiàng)目教學(xué)法，是讓學(xué)生實(shí)施一個(gè)具體的項(xiàng)目，學(xué)生學(xué)習(xí)的目的很明確，能極大地調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性，提高學(xué)習(xí)興趣。項(xiàng)目教學(xué)法大多要分小組完成，通過(guò)小組內(nèi)及小組間的充分交流、討論、決策等，提高學(xué)生合作能力，強(qiáng)化學(xué)生的團(tuán)隊(duì)意識(shí)。而合作能力和團(tuán)隊(duì)意識(shí)，恰恰是當(dāng)前社會(huì)化大生產(chǎn)所要求的基本素質(zhì)。項(xiàng)目教學(xué)法在實(shí)施過(guò)程中會(huì)涉及到很多學(xué)科知識(shí)，能促進(jìn)課程間的整合。

二、項(xiàng)目教學(xué)法的教學(xué)實(shí)踐

數(shù)字電路課程是高職電氣專(zhuān)業(yè)一門(mén)承上啟下的專(zhuān)業(yè)基礎(chǔ)課，具有較強(qiáng)的邏輯性、應(yīng)用性和工程實(shí)踐性。內(nèi)容包括數(shù)字電路基礎(chǔ)、組合邏輯電路基礎(chǔ)、組合邏輯集成電路、時(shí)序邏輯電路基礎(chǔ)、時(shí)序邏輯集成電路、半導(dǎo)體存儲(chǔ)器與可編程邏輯器件、數(shù)模和模數(shù)轉(zhuǎn)換器和脈沖信號(hào)的產(chǎn)生與整形共8章節(jié)。按照“以能力為本位，以職業(yè)實(shí)踐為主線，以項(xiàng)目課程為主體的模塊化專(zhuān)業(yè)課程體系”的總體教學(xué)設(shè)計(jì)要求，本門(mén)課程以培養(yǎng)靈活應(yīng)用常用數(shù)字集成電路來(lái)實(shí)現(xiàn)邏輯功能的能力為基本目標(biāo)，打破學(xué)科課程的設(shè)計(jì)思路，緊緊圍繞工作任務(wù)完成的需要來(lái)選擇和組織課程內(nèi)容，突出工作任務(wù)與知識(shí)的聯(lián)系，讓學(xué)生在職業(yè)實(shí)踐活動(dòng)的基礎(chǔ)上掌握知識(shí)，增強(qiáng)課程內(nèi)容與職業(yè)崗位能力要求的相關(guān)性，提高學(xué)生的就業(yè)能力。本課程可以分成6個(gè)項(xiàng)目完成，分別是：全加器電路設(shè)計(jì)、搶答器的設(shè)計(jì)與制作、同步計(jì)數(shù)器電路設(shè)計(jì)、數(shù)字鐘電路的設(shè)計(jì)與制作、用可編程邏輯器件設(shè)計(jì)數(shù)字鐘電路和A/D 和D/A 轉(zhuǎn)換功能仿真。第1到3章劃為第一個(gè)項(xiàng)目，內(nèi)容是：全加器電路設(shè)計(jì)。以下就以第一個(gè)項(xiàng)目為例完成教學(xué)設(shè)計(jì)。

1.教材分析

這部分內(nèi)容包含3個(gè)章節(jié)：數(shù)字電路基礎(chǔ)、組合邏輯電路基礎(chǔ)、組合邏輯集成電路。每章節(jié)后面都有本章小結(jié)、思考題與習(xí)題、技能要求和實(shí)訓(xùn)內(nèi)容以及書(shū)最后的實(shí)驗(yàn)內(nèi)容部分。很顯然，編者也在強(qiáng)調(diào)技能和實(shí)訓(xùn)的重要性，但在進(jìn)行教學(xué)設(shè)計(jì)時(shí)采用項(xiàng)目教學(xué)法能很好地體現(xiàn)實(shí)踐能力為主。

2.教學(xué)設(shè)計(jì)

此部分內(nèi)容重點(diǎn)是掌握邏輯函數(shù)的表示方法，會(huì)進(jìn)行邏輯函數(shù)的變換和化簡(jiǎn)；能正確理解基本門(mén)電路邏輯功能；會(huì)用基本邏輯門(mén)電路設(shè)計(jì)簡(jiǎn)單組合邏輯電路。如何把內(nèi)容連貫，用某個(gè)項(xiàng)目來(lái)體現(xiàn)，我們可以結(jié)合實(shí)驗(yàn)內(nèi)容以及常見(jiàn)的電路來(lái)解決。那么，學(xué)習(xí)項(xiàng)目選取的基本依據(jù)是該門(mén)課程涉及的工作領(lǐng)域和工作任務(wù)范圍，在具體設(shè)計(jì)過(guò)程中，還以相關(guān)專(zhuān)業(yè)的典型產(chǎn)品為載體，使工作任務(wù)具體化，產(chǎn)生具體的學(xué)習(xí)項(xiàng)目。項(xiàng)目的難度要適中，要適合學(xué)情，讓學(xué)生都能動(dòng)手參與，能充分調(diào)動(dòng)他們的積極性，使學(xué)習(xí)更有目的性，讓學(xué)生在職業(yè)實(shí)踐活動(dòng)的基礎(chǔ)上掌握知識(shí)。本項(xiàng)目?jī)?nèi)容是全加器的電路設(shè)計(jì)。采用全加器的設(shè)計(jì)這樣的項(xiàng)目?jī)?nèi)容，那么，組合邏輯集成電路，此部分章節(jié)中的編碼器、譯碼器與數(shù)碼顯示器等內(nèi)容暫時(shí)就使用不到，我們可以把這些內(nèi)容劃分到下一個(gè)項(xiàng)目中去，而只是涉及到它的前面一部分內(nèi)容二進(jìn)制加法器。這樣，不會(huì)顯得項(xiàng)目量過(guò)大，知識(shí)太擁擠，學(xué)生學(xué)習(xí)困難的問(wèn)題。

3.教學(xué)過(guò)程的組織實(shí)施

項(xiàng)目教學(xué)法的教學(xué)步驟，具體是以下六個(gè)步驟：情景設(shè)置，操作示范，獨(dú)立探索，明確項(xiàng)目，協(xié)作學(xué)習(xí)，學(xué)習(xí)評(píng)價(jià)。本項(xiàng)目可以包含這幾個(gè)模塊：（1）完成基本門(mén)電路的測(cè)試；（2）用74LS00實(shí)現(xiàn)多種邏輯功能；（3）用基本門(mén)電路設(shè)計(jì)全加器電路。每個(gè)模塊參考學(xué)時(shí)都可以是4學(xué)時(shí)，它們的學(xué)習(xí)目標(biāo)不相同，由淺入難，循序漸進(jìn)，慢慢引導(dǎo)學(xué)生掌握理論知識(shí)，增加實(shí)踐經(jīng)驗(yàn)。每個(gè)模塊除了列出的工作任務(wù)以外，根據(jù)學(xué)生層次的不同，還可添加相應(yīng)的拓展知識(shí)。模塊一邏輯門(mén)電路測(cè)試工作任務(wù)包含測(cè)試TTL門(mén)電路74LS00、74LS04、74LS20、74LS32、74LS86邏輯功能并記錄測(cè)試數(shù)據(jù)和整理歸納總結(jié)，列出74LS00、74LS04、74LS32、74LS86 邏輯表達(dá)式，狀態(tài)真值表。它相關(guān)的理論知識(shí)：基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算，基本門(mén)電路邏輯功能，邏輯函數(shù)的基本表達(dá)式。模塊二用與非門(mén)電路實(shí)現(xiàn)多種邏輯功能工作任務(wù)有用74LS00實(shí)現(xiàn)下列邏輯功能：或非F=A+B、與或F=AB+CD、4輸入與F=ABCD、異或和同或。相關(guān)理論知識(shí)：邏輯代數(shù)的基本定律和規(guī)則，邏輯函數(shù)的化簡(jiǎn)方法，邏輯函數(shù)表達(dá)式。模塊三全加器的設(shè)計(jì)與制作工作任務(wù)：用基本門(mén)電路設(shè)計(jì)判奇電路，用基本門(mén)電路設(shè)計(jì)半加器電路，用基本門(mén)電路設(shè)計(jì)全加器電路。相關(guān)理論知識(shí)：組合邏輯電路的分析方法，用基本門(mén)電路實(shí)現(xiàn)組合邏輯功能。全加器是能夠計(jì)算低位進(jìn)位的二進(jìn)制加法電路，全加器的邏輯圖如圖所示。

篇4

關(guān)鍵詞： 量子門(mén) 量子可逆電路 量子多值邏輯 通用門(mén)庫(kù)

近30年來(lái)，人們已提出了多種量子門(mén)，如Toffoli門(mén)［1］，F(xiàn)redkin門(mén)，Peres門(mén)等，并給出了量子門(mén)的代數(shù)特征。如何使用指定量子門(mén)庫(kù)中的量子門(mén)自動(dòng)生成量子代價(jià)較小的量子可逆邏輯電路，其本質(zhì)就是量子可逆邏輯電路綜合技巧問(wèn)題。Shende將可逆電路綜合轉(zhuǎn)化為置換問(wèn)題，并提出三量子可逆邏輯電路綜合最優(yōu)算法；Yang在此基礎(chǔ)上利用GAP軟件實(shí)現(xiàn)了三量子最小長(zhǎng)度和最小代價(jià)可逆邏輯電路綜合算法。然而目前大多數(shù)算法只是在綜合三量子電路時(shí)效果很好，隨著綜合量子比特?cái)?shù)的增加，綜合量子可逆邏輯電路的時(shí)空復(fù)雜度將進(jìn)一步增加。在綜合四量子電路時(shí)，Yang等人利用廣度優(yōu)先搜索和雙向綜合技術(shù)，使用CNP量子門(mén)庫(kù)可綜合最長(zhǎng)為12的四量子偶置換最優(yōu)電路，這已是較好結(jié)果；李等人使用CNP量子門(mén)庫(kù)，在廣度優(yōu)先搜索的基礎(chǔ)上，巧妙構(gòu)造哈希函數(shù)并利用線置換和向變換進(jìn)行無(wú)損壓縮可快速生成最大長(zhǎng)度為16的最優(yōu)四量子偶置換電路，這是目前已知的最好結(jié)果。目前人們還未設(shè)計(jì)出通用高效的多量子電路綜合算法，這是量子電路設(shè)計(jì)中急需解決的重要問(wèn)題之一，因?yàn)樗脑O(shè)計(jì)實(shí)現(xiàn)不僅可以降低制造量子電路的成本，而且能提高多量子可逆電路設(shè)計(jì)的效率。

目前比較有代表性的量子可逆電路構(gòu)造方法有以下幾種［2］。

窮舉法、RM方法、群論分解方法、探索法，通過(guò)比較知窮舉法綜合結(jié)果好，能達(dá)到最優(yōu)，但時(shí)間空間開(kāi)銷(xiāo)大；真值表和RM方法構(gòu)造巧妙，綜合速度快，但結(jié)果不盡理想，需要輔以?xún)?yōu)化；群論方法新穎高效，算法收斂迅速（有限步結(jié)束），但構(gòu)造復(fù)雜，較為繁瑣，需要的門(mén)庫(kù)規(guī)模大；其他方法也均是在綜合的效果和效率之間尋求一個(gè)平衡點(diǎn)，這個(gè)平衡點(diǎn)如何選取，則應(yīng)該以實(shí)踐中的具體需求情況為依據(jù)。

構(gòu)建量子可逆邏輯電路主要有構(gòu)造與優(yōu)化兩個(gè)過(guò)程，有些算法是先構(gòu)造再優(yōu)化，還有一些算法則是構(gòu)造與優(yōu)化同時(shí)進(jìn)行。通常所得到的量子電路并不是最優(yōu)電路，如何有效地優(yōu)化電路，成為量子電路領(lǐng)域的另一個(gè)研究重點(diǎn)。Iwama、Maslov、Maslov等都對(duì)電路優(yōu)化程度作出了杰出貢獻(xiàn)。

目前對(duì)量子二值邏輯可逆電路綜合算法的研究較多，但對(duì)于多值邏輯量子電路綜合技術(shù)的研究較少［3］。其中的原因主要有：第一，人們已習(xí)慣于經(jīng)典計(jì)算中的二值邏輯，利用多值邏輯進(jìn)行計(jì)算不符合人們常規(guī)的思維和計(jì)算方式；第二，對(duì)于多值邏輯的理解與應(yīng)用本身就是困難的，涉及多值邏輯理論及群、環(huán)、域等代數(shù)理論，量子可逆電路的設(shè)計(jì)又具有相當(dāng)難度，規(guī)模較大，復(fù)雜性較高，其中又要解決量子的自然屬性（如消相干現(xiàn)象等）對(duì)計(jì)算的負(fù)面影響。所以將多值邏輯應(yīng)用于量子電路，設(shè)計(jì)具有相當(dāng)復(fù)雜性的多值邏輯量子電路也是困難的。然而，量子具有多種可觀測(cè)的屬性，例如光子的偏振方向，電子的自旋方向，電子所處于的能級(jí)等，因而具有多個(gè)復(fù)雜的自由度，利用多能級(jí)描述量子位也更自然。由于量子實(shí)驗(yàn)物理的發(fā)展進(jìn)步及測(cè)量技術(shù)的不斷完善，對(duì)于量子在各個(gè)屬性上的測(cè)量的精準(zhǔn)度大大提高，使得量子高維基態(tài)（即多值邏輯量子態(tài)）的應(yīng)用成為可能。另一方面，量子多值邏輯的應(yīng)用能夠極大提高量子并行計(jì)算的能力（理論上比二值邏輯更強(qiáng)大），并可在存儲(chǔ)和處理量子信息時(shí)提供更大的靈活性，又可以無(wú)輔助位的方式用兩位量子門(mén)和一位量子門(mén)建立多量子電路，使得多量子電路的物理實(shí)現(xiàn)成為可能。對(duì)多值量子可逆邏輯電路綜合的研究正在興起。

量子可逆電路本質(zhì)上是置換電路［4］，在此基礎(chǔ)上可根據(jù)一些特定功能構(gòu)造量子專(zhuān)用電路，專(zhuān)用電路的設(shè)計(jì)實(shí)現(xiàn)及應(yīng)用可加速運(yùn)行算法，并對(duì)量子寄存器或量子芯片等的設(shè)計(jì)作出一些貢獻(xiàn)。目前已設(shè)計(jì)出量子全加器、量子全減器及受控集成量子加減電路，它們是構(gòu)建量子計(jì)算機(jī)的基本單元。在量子糾錯(cuò)編碼和容錯(cuò)計(jì)算中可根據(jù)糾錯(cuò)碼的生成矩陣和校驗(yàn)矩陣，分別生成編碼電路和解碼電路。2005年何等人通過(guò)分解蝴蝶矩陣和轉(zhuǎn)置矩陣獨(dú)立實(shí)現(xiàn)了基于Haar小波多尺度分析的完整量子電路。2006年Cheng等人用Bitonic方法快速構(gòu)造大規(guī)模的量子排序電路，給出的線路模型清晰地反映出算法消耗資源的情況。2007年Khan等人給出了利用三值邏輯Feynman和Toffoli門(mén)實(shí)現(xiàn)的三值邏輯全加器，基于此又實(shí)現(xiàn)了帶有部分前瞻的三值邏輯并行加法器，并展示了將此電路用作并行減法器的方法。2008年Khan提出綜合量子四值邏輯加法/減法器的遞歸電路。之后Khan又提出量子四值邏輯比較器，比較器是著名的Grover量子搜索算法的關(guān)鍵功能模塊―Oracle的組成部分，也是基于比較的各種算法及控制器的基本模塊。當(dāng)然，由于量子電路設(shè)計(jì)的復(fù)雜性，目前綜合出的專(zhuān)用電路還不多，并且給出的大多數(shù)的電路并非最簡(jiǎn)形式。

盡管對(duì)于量子可逆電路的研究已取得了一些成果，但目前對(duì)于構(gòu)建量子可逆電路的量子門(mén)及通用門(mén)庫(kù)的研究還不深入，對(duì)于量子可逆電路的生成方法和優(yōu)化方法的研究還處于起步階段。對(duì)其中的一些問(wèn)題，如多值邏輯的嵌入與應(yīng)用，電路優(yōu)化策略，綜合算法復(fù)雜性的深入分析與證明等，只是進(jìn)行了初步的探索。雖出現(xiàn)了一些解決方案，但并不十分成熟，還有一些領(lǐng)域未曾涉及，所以需要進(jìn)一步深入研究。

參考文獻(xiàn)：

［1］李志強(qiáng)，陳漢武，徐寶文等.基于Hash表的量子可逆邏輯電路綜合的快速算法［J］.計(jì)算機(jī)研究與發(fā)展，2008，vol.45-2：2162-2171.

［2］何雨果，孫吉貴.基于Haar小波的多尺度分析量子電路［J］.科學(xué)通報(bào)，2005，vol.50-20：2314-2316.

篇5

論文關(guān)鍵詞：設(shè)計(jì),序列信號(hào)發(fā)生器,計(jì)數(shù)器,數(shù)據(jù)選擇器,移位寄存器

在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，常常用到一組特定的串行數(shù)字信號(hào)，通常把這種串行數(shù)字信號(hào)叫序列信號(hào)。而把產(chǎn)生序列信號(hào)的電路稱(chēng)為序列信號(hào)發(fā)生器。

在較舊版本的數(shù)字電子技術(shù)的教材中，并未涉及到有關(guān)序列信號(hào)發(fā)生器的概念和設(shè)計(jì)方法的講述。在新版教材的有關(guān)章節(jié)中，雖然增加了該內(nèi)容但講解并不深入，并且在該章節(jié)的目錄中注有“＊”號(hào)，表示該部分內(nèi)容是建議作為選講的內(nèi)容，在學(xué)時(shí)較少或要求不高的情況下，建議首先刪減的內(nèi)容。因此，很多同學(xué)對(duì)該部分內(nèi)容較為生疏。但在實(shí)踐教學(xué)中已將序列信號(hào)發(fā)生器的設(shè)計(jì)放在了選做的內(nèi)容，由于上述原因致使該部分選內(nèi)容未落在實(shí)處。

隨著數(shù)字電子技術(shù)的進(jìn)步，尤其是集成電路的迅猛發(fā)展，采用中規(guī)模集成電路（MSI）芯片構(gòu)成序列信號(hào)發(fā)生器已非常方便簡(jiǎn)潔。設(shè)計(jì)序列信號(hào)發(fā)生器的方法有很多種，比較簡(jiǎn)單直觀的方法是用計(jì)數(shù)器和數(shù)據(jù)選擇器組成，也可以用計(jì)數(shù)器和必要的組合邏輯電路構(gòu)成，當(dāng)然用移位寄存器和必要的門(mén)電路也是組成序列信號(hào)發(fā)生器的方法之一。

1 用計(jì)數(shù)器和數(shù)據(jù)選擇器構(gòu)成序列信號(hào)發(fā)生器

設(shè)計(jì)過(guò)程一般可分以下幾步進(jìn)行。首先，根據(jù)序列信號(hào)長(zhǎng)度M設(shè)計(jì)模為M的計(jì)數(shù)器，計(jì)數(shù)器狀態(tài)可以自定。然后根據(jù)計(jì)數(shù)器狀態(tài)轉(zhuǎn)換關(guān)系和序列信號(hào)要求，選擇和設(shè)計(jì)數(shù)據(jù)選擇器的輸入信號(hào)，并確定其地址輸入端與計(jì)數(shù)器輸出端的連接方式。最后，根據(jù)計(jì)數(shù)器和數(shù)據(jù)選擇器的功能表以及設(shè)計(jì)結(jié)果畫(huà)出邏輯電路圖。

例如，設(shè)計(jì)一個(gè)產(chǎn)生01011序列信號(hào)的序列信號(hào)發(fā)生器，由于所需信號(hào)的循環(huán)長(zhǎng)度為五，首先可選用一片MSI的十進(jìn)制計(jì)數(shù)器，通過(guò)選取適當(dāng)?shù)姆答伹辶阈盘?hào)得到一個(gè)五進(jìn)制計(jì)數(shù)器，將其輸出端信號(hào)接入另一片八選一數(shù)據(jù)選擇器的地址輸入端，根據(jù)數(shù)據(jù)選擇器的邏輯功能可知，只要將其數(shù)據(jù)輸入端接入與序列信號(hào)相應(yīng)的電平，在其原碼輸出端即可得到所需序列信號(hào)。

如果選用具有同步清零的十進(jìn)制計(jì)數(shù)器74LS162，并選用常用的前五個(gè)狀態(tài)000～100構(gòu)成五進(jìn)制，數(shù)據(jù)選擇器選用74LS151，并從其原碼輸出端得到序列信號(hào)，其真值表如表1所示。

根據(jù)真值表可知，只要將五進(jìn)制計(jì)數(shù)器的輸出QCQBQA接入74LS151的地址輸入端A2A1A0,將其數(shù)據(jù)輸入端接成D0=D2=0, D1=D3=D4=1,既可從74LS151的Q端得到所需序列信號(hào)，邏輯電路如圖1所示。

2 用移位寄存器和必要的門(mén)電路構(gòu)成序列信號(hào)發(fā)生器

設(shè)計(jì)過(guò)程可分以下幾步進(jìn)行（依然以產(chǎn)生01011序列信號(hào)為例）：

首先，根據(jù)給定序列信號(hào)的循環(huán)長(zhǎng)度M，確定所需移位寄存器位數(shù)N。其中2n-1> M ≤ 2 n,由于序列信號(hào)01011為五位，所以M=5,可取n=3。第二步，要確定移位寄存器的M個(gè)獨(dú)立狀態(tài)。若取n=3，可將給定的序列信號(hào)01011按移位規(guī)律三位一組畫(huà)出五個(gè)狀態(tài)，可得010，101，011，110，101，由于所得五個(gè)狀態(tài)中有兩個(gè)重復(fù)（101），即不是五個(gè)獨(dú)立狀態(tài)，此時(shí)應(yīng)增大移位寄存器位數(shù)n,若取n=4，按上述方法重新畫(huà)出五個(gè)狀態(tài)，可得0101，1011，0110，1101，1010，得到五個(gè)獨(dú)立狀態(tài)，因此確定取n=4，用一片雙向移位寄存器74LS194即可。第三步，根據(jù)五個(gè)不同狀態(tài)列出移位寄存器的狀態(tài)轉(zhuǎn)換圖及每一個(gè)狀態(tài)所需要的移位輸入，即反饋輸入信號(hào)，列出反饋函數(shù)表如表2所示。從表中所知，移位寄存器只需進(jìn)行左移操作，因此反饋函數(shù)F=SL.。根據(jù)反饋函數(shù)表畫(huà)出F的卡諾圖如圖2所示。根據(jù)卡諾圖得出F(SL)=。

若令74LS194的控制方式選擇端S1S2=10,左移串行輸入端SL=，則可由74LS194的任一輸出端得到01011序列信號(hào)（只是起始位不同）。

在完成了上述設(shè)計(jì)后，需要檢查系統(tǒng)是否能自啟動(dòng)。即檢查當(dāng)741LS194的輸出端Q0～Q3出現(xiàn)無(wú)效狀態(tài)時(shí)，根據(jù)F(SL)

=觀察其能否在若干個(gè)時(shí)鐘脈沖作用下進(jìn)入有效循環(huán)。其完全狀態(tài)圖如圖3所示。由圖3可知，該電路能夠自啟動(dòng)。

最后一步，畫(huà)出邏輯電路。根據(jù)所用雙向移位寄存器的功能表以及所設(shè)計(jì)反饋函數(shù)的F(SL)=可畫(huà)出其邏輯電路如圖4所示。

3 用計(jì)數(shù)器和必要的組合邏輯電路構(gòu)成序列信號(hào)發(fā)生器

設(shè)計(jì)思路與上兩種方法近似，由于要構(gòu)成的序列信號(hào)01011是一個(gè)五位的串行數(shù)字信號(hào)，可選用74LS162首先構(gòu)成一個(gè)五進(jìn)制計(jì)數(shù)器，再通過(guò)一定的組合邏輯電路使其輸出F=01011即可。根據(jù)題義可列真值表如表3所示。

根據(jù)真值表作出反饋函數(shù)F的卡諾圖如圖5所示?；?jiǎn)得出F=QA+QC=,因此可得出如圖6所示邏輯電路。

注意，采用MSI設(shè)計(jì)電路時(shí)，必須給器件的所有控制端提供必要的信號(hào)，使之能夠正常工作。如74LS162的ET、EP引腳以及74LS151的端引腳等。

實(shí)驗(yàn)證明，用以上幾種方法構(gòu)成的序列信號(hào)發(fā)生器不但電路簡(jiǎn)捷，連接方便，而且工作可靠?？傊?，在時(shí)序電路的設(shè)計(jì)過(guò)程中，根據(jù)實(shí)際設(shè)計(jì)要求，可以有多種不同的設(shè)計(jì)思路和方案選擇，而針對(duì)同一題目采用不同方案進(jìn)行設(shè)計(jì)則對(duì)開(kāi)拓學(xué)習(xí)思路，掌握時(shí)序電路設(shè)計(jì)方法，提高學(xué)生對(duì)設(shè)計(jì)過(guò)程的理性認(rèn)識(shí)有很大的促進(jìn)作用。

The Methods of Designing Sequence signal generator with MSI

HI Bihua

(EEEC_Shaanxi University of Technology  Hanzhong 723003  in China)

Abstract: The article that based on the investigating of the sequence circuits, questioned about the design methods that using various functional MSI chip to produce the same signal. At first, the paper described the process that using the shift register and the necessary gate circuit to design the Sequence Signal Generator in detail. Then according to the experiment, it proved that the methods used not only simple but also easy to connect, and the circuit could worked reliable.

Keywords: Design  Sequence signal generator  Counter  Data-selector  Shift- register

參考文獻(xiàn)

[1]閻石主編數(shù)字電子技術(shù)基礎(chǔ)清華大學(xué)出版社 1998

[2]楊頌華數(shù)字電子技術(shù)基礎(chǔ)西安電子科技大學(xué)出版社 2000

[3]羅朝杰數(shù)字邏輯設(shè)計(jì)基礎(chǔ)人民郵電出版社 1982

篇6

關(guān)鍵詞：

項(xiàng)目教學(xué)法；邏輯思維；實(shí)踐

中圖分類(lèi)號(hào)：

G4

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：16723198（2013）12011602

0引言

數(shù)字邏輯電路傳統(tǒng)的教學(xué)方法是先講理論后做實(shí)驗(yàn)?！稊?shù)字邏輯電路實(shí)驗(yàn)》是繼《數(shù)字邏輯電路》理論課程后單獨(dú)的一門(mén)實(shí)驗(yàn)課程?！稊?shù)字邏輯電路實(shí)驗(yàn)》是理論教學(xué)的補(bǔ)充和延續(xù)，通過(guò)實(shí)驗(yàn)教學(xué)可以鞏固理論知識(shí)，培養(yǎng)實(shí)踐能力。數(shù)字邏輯電路技術(shù)領(lǐng)域的知識(shí)包含理論和實(shí)踐，這一特點(diǎn)決定了數(shù)字電路實(shí)驗(yàn)教學(xué)必須重視實(shí)踐能力的培養(yǎng)。如何在數(shù)字電路實(shí)驗(yàn)教學(xué)中注重培養(yǎng)學(xué)生的實(shí)踐能力和創(chuàng)新意識(shí)，是實(shí)驗(yàn)教學(xué)中的重要課題。在數(shù)字邏輯電路中應(yīng)用項(xiàng)目教學(xué)法就可以實(shí)現(xiàn)。那么什么是項(xiàng)目教學(xué)方法呢？項(xiàng)目教學(xué)法，是通過(guò)實(shí)施一個(gè)完整的項(xiàng)目而進(jìn)行的教學(xué)活動(dòng)，其目的是在課堂教學(xué)中把理論與實(shí)踐教學(xué)有機(jī)地結(jié)合起來(lái)，充分發(fā)掘?qū)W生的創(chuàng)造潛能，提高學(xué)生解決實(shí)際問(wèn)題的綜合能力。在數(shù)字邏輯電路中理論教學(xué)和數(shù)字邏輯電路實(shí)驗(yàn)教學(xué)相統(tǒng)一，在做實(shí)驗(yàn)教學(xué)的同時(shí)，用項(xiàng)目驅(qū)動(dòng)來(lái)調(diào)動(dòng)學(xué)生學(xué)習(xí)的積極性及創(chuàng)新能力，進(jìn)一步提高他們的實(shí)踐能力和創(chuàng)新意識(shí)。

1教學(xué)現(xiàn)狀

數(shù)字邏輯電路傳統(tǒng)的教學(xué)是將理論知識(shí)內(nèi)容介紹給學(xué)生，理論教學(xué)以老師講為主，老師利用板書(shū)、語(yǔ)言及多媒體工具作為手段和方法向?qū)W生灌輸知識(shí)，學(xué)生則被動(dòng)地接受老師傳授的知識(shí)。上課時(shí)學(xué)生也許聽(tīng)懂了，但是過(guò)段時(shí)間就忘記了。傳統(tǒng)教學(xué)實(shí)驗(yàn)滯后于理論教學(xué)，在學(xué)生做實(shí)驗(yàn)的時(shí)候，理論知識(shí)忘記的差不多了，怎么辦呢？他們大多對(duì)照書(shū)本連線就算完成實(shí)驗(yàn)了。這樣學(xué)習(xí)就造成了部分學(xué)生在不懂實(shí)驗(yàn)原理的情況下，依樣畫(huà)葫蘆也同樣完成了實(shí)驗(yàn)。部分學(xué)生在做完實(shí)驗(yàn)后還是知其然，不知其所以然，完全處于被動(dòng)地位。沒(méi)有起到實(shí)驗(yàn)教學(xué)應(yīng)該起到的作用?！稊?shù)字邏輯電路》的任務(wù)是使學(xué)生掌握現(xiàn)代電子技術(shù)基礎(chǔ)的有關(guān)知識(shí)，提高專(zhuān)業(yè)知識(shí)水平、及提高學(xué)生的邏輯思維能力和分析問(wèn)題、解決問(wèn)題能力的培養(yǎng)。但是按照傳統(tǒng)方法遠(yuǎn)遠(yuǎn)沒(méi)有達(dá)到這門(mén)課的任務(wù)。

2 改革設(shè)想

現(xiàn)在我們應(yīng)該建設(shè)一個(gè)以“學(xué)生為主、教師為輔”的新型課程模式。他的主要特點(diǎn)就是如何融理論于實(shí)驗(yàn)，化理論為實(shí)踐是本課程教學(xué)改革的基本原則之一。

《數(shù)字邏輯電路》的主要知識(shí)要點(diǎn)包括：組合邏輯電路、時(shí)序邏輯電路、555定時(shí)器極其所構(gòu)成的電路、A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器、存儲(chǔ)器等。我們就按知識(shí)點(diǎn)內(nèi)容將他們劃分項(xiàng)目。需要做項(xiàng)目的部分，我們用黑板或者投影儀講完理論知識(shí)后再做項(xiàng)目，這樣不僅能增強(qiáng)學(xué)生對(duì)理論知識(shí)的理解能力，還能增長(zhǎng)理論知識(shí)的記憶性。

采用項(xiàng)目教學(xué)法宜在數(shù)字電路實(shí)驗(yàn)室進(jìn)行，室內(nèi)要求有黑板（最好有投影儀）。這一過(guò)程能夠充分發(fā)揮學(xué)生的主動(dòng)性，積極性和創(chuàng)新精神，培養(yǎng)學(xué)生的創(chuàng)造性思維模式，實(shí)現(xiàn)傳統(tǒng)與現(xiàn)代相結(jié)合的獨(dú)特的教學(xué)方式。在教學(xué)活動(dòng)中，教師將需要解決的問(wèn)題或需要完成的任務(wù)以項(xiàng)目的形式交給學(xué)生，在教師指導(dǎo)下，以個(gè)人或小組工作方式，由學(xué)生自己按照實(shí)際工作的完整程序，共同制定計(jì)劃、共同或分工完成整個(gè)項(xiàng)目。在項(xiàng)目教學(xué)中，學(xué)習(xí)過(guò)程成為一個(gè)人人參與的創(chuàng)造實(shí)踐活動(dòng)，學(xué)生在項(xiàng)目實(shí)踐過(guò)程中，理解與掌握課程要求的知識(shí)和技能，體驗(yàn)創(chuàng)新的艱辛及樂(lè)趣，培養(yǎng)分析問(wèn)題和解決問(wèn)題的能力及團(tuán)隊(duì)合作精神等。

3具體應(yīng)用實(shí)例

項(xiàng)目教學(xué)法是師生共同通過(guò)完成一個(gè)完整的項(xiàng)目而進(jìn)行的教學(xué)活動(dòng)。應(yīng)用此方法進(jìn)行數(shù)字電路教學(xué)活動(dòng)中，主要有以下幾個(gè)步驟：

3.1項(xiàng)目的選擇

項(xiàng)目的選擇是教學(xué)活動(dòng)的核心內(nèi)容，是教學(xué)任務(wù)能否完成的關(guān)鍵。項(xiàng)目的選擇應(yīng)符合以下幾點(diǎn)：（1）涉及的知識(shí)和技能應(yīng)在教學(xué)大綱要求的范圍內(nèi)；（2）所確定的項(xiàng)目及結(jié)果，有一定的興趣性，能調(diào)動(dòng)學(xué)生們學(xué)習(xí)的積極性；（3）所涉及的內(nèi)容是學(xué)生們比較熟悉的；（4）涉及到的知識(shí)技能，學(xué)生們能通過(guò)查閱資料能完成的；（5）項(xiàng)目完成的過(guò)程中，利于學(xué)生的情感、態(tài)度的教育。以組合邏輯電路的學(xué)習(xí)為例詳細(xì)介紹項(xiàng)目教學(xué)法的應(yīng)用。

3.2分析及設(shè)計(jì)

在電視中我們經(jīng)?？吹揭恍┗顒?dòng)應(yīng)用搶答器如少兒頻道中的智慧樹(shù)節(jié)目。根據(jù)我院現(xiàn)有的設(shè)備及學(xué)生們得基礎(chǔ)，我們選擇了“四路智力競(jìng)賽搶答器”作為一個(gè)項(xiàng)目。在這個(gè)過(guò)程中，我們教師可以分幾個(gè)小任務(wù)給學(xué)生們供參考來(lái)幫助他們順利完成此項(xiàng)目。

任務(wù)一：學(xué)習(xí)邏輯函數(shù)相關(guān)知識(shí)，掌握組合邏輯電路的分析和設(shè)計(jì)方法，并設(shè)計(jì)一個(gè)簡(jiǎn)單的3人表決電路。

任務(wù)二：編碼器的原理和邏輯功能測(cè)試，譯碼器的原理和邏輯功能測(cè)試，顯示譯碼器和數(shù)碼管的應(yīng)用。拓展任務(wù)：由編碼器或譯碼器完成組合邏輯電路的設(shè)計(jì)，全加器、多路選擇器、比較器的邏輯功能測(cè)試和電路設(shè)計(jì)。

任務(wù)三：用中規(guī)模集成電路完成4路搶答器的設(shè)計(jì)、制作與調(diào)試。

接下來(lái)進(jìn)行電路設(shè)計(jì)：（1）完成具體的電路設(shè)計(jì)和相關(guān)計(jì)算；（2）對(duì)初步設(shè)計(jì)的電路進(jìn)行修正，確定最合適的方案，當(dāng)然，方案可以有多種，要充分發(fā)揮學(xué)生的創(chuàng)造性。

然后進(jìn)行電路組裝：（1）完成對(duì)項(xiàng)目所用元器件、芯片的挑選和檢測(cè)；（2）完成電路的焊接組裝；（3）完成電路的單元調(diào)試；（4）完成系統(tǒng)的整機(jī)調(diào)試。

我們老師既然都布置任務(wù)給學(xué)生們來(lái)幫助學(xué)生，就應(yīng)該把握好尺度，不要過(guò)多的參與了，放手讓學(xué)生們自己通過(guò)查閱資料、自學(xué)、互相商討來(lái)完成搶答器的制作。當(dāng)然在做任務(wù)之前，我們教師要把接觸到的新知識(shí)給學(xué)生們介紹明白，學(xué)生們?nèi)绻诓殚嗁Y料過(guò)程中遇到難題教師也要積極的參與。師生也要多交流、溝通，這樣才可以充分調(diào)動(dòng)學(xué)生們學(xué)習(xí)的主動(dòng)性、積極性。

下圖為學(xué)生們共同商討后四路競(jìng)賽智力搶答器的電路原理圖：

圖1四路競(jìng)賽智力搶答器

3.3制作元件及工作原理

IC1 74LS373：鎖存器，8個(gè)D觸發(fā)器彼此獨(dú)立，S為選通端（輸出控制），低電平選中；G為使能端（允許端），G為高電平時(shí)，D信號(hào)向右傳送到Q端，G為低電平時(shí)，電路保持原狀態(tài)不變，禁止數(shù)據(jù)傳送。

IC2 74LS20：2四輸入與非門(mén)。

9012：三極管。

R1～R13：電阻。

S1～S4，搶答按鈕，按下按鈕，D鎖存器相應(yīng)輸出為低電平。

k1，復(fù)位按鈕，主持人按下，搶答重新開(kāi)始。

平時(shí)74LS373的D1～D8均為高電平，Q1～Q8也是高電平，各發(fā)光管不亮。

當(dāng)某搶答者按下自己的按鍵（例如按下S1）時(shí)，則D1=0，Q1=0，LED1發(fā)光，指示第一路搶答。在Q1=0時(shí)，與非門(mén)G1的輸出為1，此時(shí)G2的輸入端均為1 ，故輸出0電平到G端，使電路進(jìn)入保持狀態(tài)，其它各路的搶答不再生效。因此，該電路不會(huì)出現(xiàn)兩人同時(shí)獲得搶答優(yōu)先權(quán)。與此同時(shí)，G1輸出的高電平，使語(yǔ)音芯片IC3工作，使揚(yáng)聲器發(fā)聲。

當(dāng)裁判確認(rèn)搶答者后，按下復(fù)位按鈕（K1），G2輸出高電平，因S1～S8無(wú)鍵按下，D1～D8均為高電平，Q1～Q8也都為高電平，電路恢復(fù)初始狀態(tài)，LED熄滅，揚(yáng)聲器振蕩，準(zhǔn)備接受下一次搶答。

4結(jié)語(yǔ)

項(xiàng)目教學(xué)法突破了傳統(tǒng)的教學(xué)模式，適應(yīng)現(xiàn)在的教學(xué)。通過(guò)項(xiàng)目教學(xué)法的學(xué)習(xí)，大大提高學(xué)生學(xué)習(xí)的積極性和主動(dòng)性，他們的動(dòng)手能力、解決實(shí)際問(wèn)題能力有很大的提高，值得我們推廣。

參考文獻(xiàn)

[1]張悅.項(xiàng)目驅(qū)動(dòng)教學(xué)法在C語(yǔ)言課程中的應(yīng)用[J].職業(yè)教育研究，2007，（2）.

[2]程倩.《數(shù)字電路》課程案例教學(xué)法探析[J].讀與寫(xiě)（教育教學(xué)刊），2011.

[3]鮑寧寧.關(guān)于優(yōu)化數(shù)字電路實(shí)驗(yàn)教學(xué)體系對(duì)培養(yǎng)學(xué)生創(chuàng)新能力的探討[J].實(shí)驗(yàn)室科學(xué)，2011，（14）：193195.

[4]郁玲艷.“數(shù)字電路”教學(xué)改革探討[J].中國(guó)電力教育，2010，（30）：8081.

[5]梁向紅，何寶祥.在“數(shù)字電路邏輯設(shè)計(jì)”教學(xué)中培養(yǎng)學(xué)生能力[J].課程教材，2011，（10）：6970.

[6]蘇萍，龔松杰.淺談高職項(xiàng)目課程實(shí)施中教師角色的轉(zhuǎn)變[J].職業(yè)教育研究，2010，（10）.

篇7

【關(guān)鍵詞】數(shù)字邏輯；下標(biāo)計(jì)算法；趨勢(shì)分析法；Proteus軟件

《數(shù)字邏輯》是計(jì)算機(jī)科學(xué)與技術(shù)專(zhuān)業(yè)以及電氣、電子信息類(lèi)專(zhuān)業(yè)的一門(mén)專(zhuān)業(yè)基礎(chǔ)課，主要介紹數(shù)字邏輯電路的分析和設(shè)計(jì)的方法[1]，是微機(jī)原理與接口技術(shù)、單片機(jī)原理等專(zhuān)業(yè)課程的先導(dǎo)課程。該課程對(duì)學(xué)生要求起點(diǎn)較低，不需要過(guò)高的前序知識(shí)，但實(shí)踐性較強(qiáng)，內(nèi)容分散，不容易記憶。學(xué)生一開(kāi)始接觸的是基本概念、原理方法、數(shù)字邏輯運(yùn)算等，內(nèi)容抽象，與實(shí)際的邏輯電路聯(lián)系不多，導(dǎo)致學(xué)生一開(kāi)始就對(duì)這門(mén)課不感興趣[2]。而在課程后半段講解“中規(guī)模通用集成電路”時(shí)，單純依靠板書(shū)或PPT，無(wú)法讓學(xué)生對(duì)各種數(shù)字邏輯電路的結(jié)構(gòu)和功能進(jìn)行深入了解和分析，更加無(wú)法培養(yǎng)學(xué)生設(shè)計(jì)數(shù)字邏輯電路的能力。在這種情況下，教師如何在有限的時(shí)間內(nèi)，精心設(shè)計(jì)教學(xué)方案，改革教學(xué)方法和教學(xué)手段，激發(fā)學(xué)生的學(xué)習(xí)熱情，提高教學(xué)質(zhì)量，是一個(gè)值得認(rèn)真研究和深入討論的問(wèn)題[3]。下面將分別從教學(xué)方法和教學(xué)手段方面探討如何改進(jìn)數(shù)字邏輯課程的教學(xué)，從而降低課程講解難度，提升學(xué)生的學(xué)習(xí)效率和效果，最終提升教學(xué)質(zhì)量[4]。

1 教學(xué)方法改進(jìn)

在涉及數(shù)字邏輯課程前面一部分內(nèi)容，包括邏輯代數(shù)、組合邏輯電路和時(shí)序邏輯電路等章節(jié)的教學(xué)時(shí)，采用好的技巧或方法往往能使運(yùn)算或分析更易懂、更方便且更不容易出錯(cuò)。下面針對(duì)數(shù)字邏輯課程中“邏輯函數(shù)表達(dá)式轉(zhuǎn)換”內(nèi)容提出“下標(biāo)計(jì)算法”，針對(duì)“同步時(shí)序邏輯電路設(shè)計(jì)”的原始狀態(tài)圖構(gòu)建環(huán)節(jié)提出“趨勢(shì)分析法”，在避免教學(xué)過(guò)程中對(duì)教材內(nèi)容原樣照搬的同時(shí)，更加簡(jiǎn)化計(jì)算和降低分析難度，更大程度上避免錯(cuò)誤的發(fā)生。

1.1 下標(biāo)計(jì)算法

將一個(gè)任意邏輯函數(shù)表達(dá)式轉(zhuǎn)換成標(biāo)準(zhǔn)與-或表達(dá)式是數(shù)字邏輯課程中的基礎(chǔ)，包括卡諾圖化簡(jiǎn)邏輯函數(shù)、二進(jìn)制譯碼器或多路選擇器實(shí)現(xiàn)邏輯函數(shù)等內(nèi)容中均會(huì)用到。教材中主要采用的是代數(shù)轉(zhuǎn)換法，分兩步進(jìn)行：

這種轉(zhuǎn)換方法第一步不可或缺，但是第二步擴(kuò)展最小項(xiàng)時(shí)會(huì)使邏輯函數(shù)變得更加復(fù)雜，運(yùn)算過(guò)程中更加容易出錯(cuò)。針對(duì)這種缺陷，為簡(jiǎn)化計(jì)算和減少錯(cuò)誤，在第二步運(yùn)算過(guò)程中采用“下標(biāo)計(jì)算法”。這種方法是把第一步得出的一般與-或表達(dá)式中的每個(gè)非最小項(xiàng)的與項(xiàng)通過(guò)表格的形式單列出來(lái)，然后計(jì)算出每個(gè)與項(xiàng)的全部最小項(xiàng)下標(biāo)，并且找出所有出現(xiàn)且不重復(fù)的下標(biāo)值，最后直接得出標(biāo)準(zhǔn)與-或表達(dá)式的簡(jiǎn)寫(xiě)形式。

第二步：采用“下標(biāo)計(jì)算法”得出標(biāo)準(zhǔn)與-或表達(dá)式，運(yùn)算過(guò)程如表1所示。

從表1中可找到出現(xiàn)的全部不重復(fù)下標(biāo)分別是0、1、3、6、7，因而可直接得出標(biāo)準(zhǔn)與-或表達(dá)式的簡(jiǎn)寫(xiě)形式為

1.2 趨勢(shì)分析法

在完全確定同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程中，形成正確的原始狀態(tài)圖是設(shè)計(jì)的第一步也是最關(guān)鍵的一步，否則設(shè)計(jì)出來(lái)的電路必然是錯(cuò)誤的。而在同步計(jì)數(shù)器、序列檢測(cè)器和代碼檢測(cè)器這三種同步時(shí)序邏輯電路的設(shè)計(jì)中，序列檢測(cè)器的原始狀態(tài)圖的建立又是其中的重點(diǎn)和難點(diǎn)。教材中所采用的方法可行但是難以理解，學(xué)生在設(shè)計(jì)類(lèi)似電路時(shí)很容易出錯(cuò)。針對(duì)這個(gè)問(wèn)題，采用“趨勢(shì)分析法”能夠較好的解決。所謂“趨勢(shì)分析法”，就是根據(jù)每個(gè)狀態(tài)的存儲(chǔ)功能和輸入序列的變化趨勢(shì)，分析現(xiàn)態(tài)在下一個(gè)輸入信號(hào)出現(xiàn)時(shí)應(yīng)該指向哪一個(gè)次態(tài)，這樣逐步分析下去，最后得出正確的原始狀態(tài)圖的方法。下面以“0101”序列檢測(cè)器為例來(lái)說(shuō)明用“趨勢(shì)分析法”建立原始狀態(tài)圖的過(guò)程。

例如，作出“0101”序列檢測(cè)器的Mealy型狀態(tài)圖，典型輸入/輸出序列如下：

輸入x 1 1 0 1 0 1 0 1 0 0 1 1

輸出Z 0 0 0 0 0 1 0 1 0 0 0 0

首先分析需要使用的狀態(tài)數(shù)目。按照一位輸入的序列檢測(cè)器的一般狀態(tài)數(shù)規(guī)律，如果需要檢測(cè)的序列有n位，則狀態(tài)數(shù)需要n+1個(gè)。這是因?yàn)槠渲械谝粋€(gè)狀態(tài)為初態(tài)，其他n個(gè)狀態(tài)用于存儲(chǔ)n位序列的變化過(guò)程。此處待檢測(cè)序列是“0101”共四位數(shù)，故而需要五個(gè)狀態(tài)。其中A狀態(tài)為初始狀態(tài)，B狀態(tài)用于存儲(chǔ)輸入信號(hào)“0”，C狀態(tài)用于存儲(chǔ)輸入信號(hào)“01”，D狀態(tài)用于存儲(chǔ)輸入信號(hào)“010”，E狀態(tài)用于存儲(chǔ)輸入信號(hào)“0101”（即待測(cè)序列）。

接下來(lái)采用“趨勢(shì)分析法”作出Mealy型原始狀態(tài)圖，分析過(guò)程如圖1所示。

“趨勢(shì)分析法”分析過(guò)程說(shuō)明如下：

（1）從初態(tài)A開(kāi)始，當(dāng)x=0時(shí)，狀態(tài)從A到B，因?yàn)闋顟B(tài)B存信號(hào)“0”，輸出Z=0；當(dāng)x=1時(shí)，狀態(tài)從A到A保持不變，輸出Z=0。

（2）此時(shí)處于狀態(tài)B。當(dāng)x=0時(shí)，狀態(tài)從B到B，輸出Z=0；當(dāng)x=1時(shí)，狀態(tài)從B到C，因?yàn)闋顟B(tài)C存信號(hào)“01”，輸出Z=0。

（3）此時(shí)處于狀態(tài)C。當(dāng)x=0時(shí)，狀態(tài)從C到D，因?yàn)闋顟B(tài)D存信號(hào)“010”，輸出Z=0；當(dāng)x=1時(shí)，狀態(tài)從C到A，因?yàn)樾盘?hào)“011”不能構(gòu)成“0101”序列的任何一部分，所以只能回到初態(tài)A，輸出Z=0。

（4）此時(shí)處于狀態(tài)D。當(dāng)x=0時(shí)，狀態(tài)從D到B，因?yàn)闋顟B(tài)B存信號(hào)“0”，輸出Z=0；當(dāng)x=1時(shí)，狀態(tài)從D到E，因?yàn)橐呀?jīng)構(gòu)成“0101”序列，并且輸出Z=1（只有檢測(cè)到待測(cè)序列時(shí)輸出Z=1，否則Z=0）。

（5）此時(shí)處于狀態(tài)E。當(dāng)x=0時(shí)，狀態(tài)從E到D，因?yàn)闋顟B(tài)D存信號(hào)“010”，輸出Z=0；當(dāng)x=1時(shí)，狀態(tài)從E到A，因?yàn)樾盘?hào)“011”不能構(gòu)成“0101”序列的任何一部分，輸出Z=0。注意“當(dāng)x=0時(shí)，狀態(tài)從E到D”是學(xué)生分析時(shí)最容易出錯(cuò)的地方，錯(cuò)誤原因在于認(rèn)為“狀態(tài)應(yīng)該是從E到B”，這是沒(méi)有考慮到當(dāng)輸入信號(hào)“0101……”重復(fù)出現(xiàn)時(shí)，前一個(gè)“0101”序列的后半段能夠作為下一個(gè)“0101”序列的前半段這種情況。

2 教學(xué)手段改進(jìn)

為了增強(qiáng)學(xué)生對(duì)數(shù)字電路的感性認(rèn)識(shí)，加深學(xué)生對(duì)數(shù)字邏輯分析方法的理解，掌握常用集成器件的基本使用方法，提高學(xué)生學(xué)習(xí)興趣[6]，避免枯燥的集成芯片和數(shù)字邏輯電路功能講解。將Proteus軟件引入數(shù)字邏輯課程教學(xué)，可增強(qiáng)教學(xué)的生動(dòng)性和直觀性[7]。Proteus 軟件具有多種元件庫(kù)，其中的元器件大多均可直接用于實(shí)際電路的搭建，而且該軟件提供了多種與實(shí)際儀器儀表用法相似的虛擬儀器設(shè)備，還有各種信號(hào)源，幾乎可以完成各類(lèi)數(shù)字邏輯電路的設(shè)計(jì)、測(cè)試和輔助分析工作[8]。

在講解通用中規(guī)模時(shí)序邏輯電路章節(jié)的集成計(jì)數(shù)器相關(guān)內(nèi)容時(shí)，用同步計(jì)數(shù)器構(gòu)建任意進(jìn)制計(jì)數(shù)器有多種方法，電路比較靈活，既可以利用計(jì)數(shù)器的清除端，也可以用預(yù)置功能。此時(shí)可利用Proteus仿真演示動(dòng)態(tài)過(guò)程，節(jié)約大量的教師口頭講述時(shí)間，這樣更具感染力和說(shuō)服力，學(xué)生也更容易理解接受[9]。

例如，4位二進(jìn)制同步可逆計(jì)數(shù)器74193構(gòu)成模10加法計(jì)數(shù)器和模12減法計(jì)數(shù)器，要求用Proteus軟件實(shí)現(xiàn)。其仿真結(jié)果如圖2所示。

圖中電路分成上下兩個(gè)部分，上半部分電路是模10加法計(jì)數(shù)器，下半部分電路是模12減法計(jì)數(shù)器。兩個(gè)計(jì)數(shù)器電路相同之處是均由信號(hào)發(fā)生器（發(fā)出頻率為1Hz，電壓為0-+5V的方波信號(hào)）、同步可逆計(jì)數(shù)器74193、七段顯示譯碼器7448和七段共陰極數(shù)碼管構(gòu)成。不同之處在于加法計(jì)數(shù)器采用累加計(jì)數(shù)，當(dāng)計(jì)數(shù)器輸出由1001變成1010時(shí)，與門(mén)輸出為1，該信號(hào)接至清除端MR，使計(jì)數(shù)器狀態(tài)變成0000，因而其計(jì)數(shù)范圍是0000-1001，從而構(gòu)成模10加法計(jì)數(shù)器。而減法計(jì)數(shù)器采用累減計(jì)數(shù)，初始設(shè)置端平時(shí)為1，電路開(kāi)始工作時(shí)置入初態(tài)1111，然后開(kāi)始減1計(jì)數(shù)，當(dāng)計(jì)數(shù)器輸出由0100變?yōu)?011時(shí)，或門(mén)輸出由1變?yōu)?，該信號(hào)送至預(yù)置端PL，使計(jì)數(shù)器立即置入1111，因而其計(jì)數(shù)范圍是1111-0100，從而構(gòu)成模12減法計(jì)數(shù)器。

3 結(jié)語(yǔ)

通過(guò)“下標(biāo)計(jì)算法”能夠讓學(xué)生在進(jìn)行邏輯函數(shù)表達(dá)式轉(zhuǎn)換時(shí)更加簡(jiǎn)便快速、少犯錯(cuò)誤。通過(guò)“趨勢(shì)分析法”能夠讓學(xué)生在同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程中，走好關(guān)鍵的第一步，形成正確的原始狀態(tài)圖。通過(guò)Proteus軟件仿真，能夠讓原本枯燥乏味的數(shù)字邏輯電路講解變得更加形象、生動(dòng)和直觀。在教學(xué)過(guò)程中需要不斷地研究和嘗試新的教學(xué)方法和教學(xué)手段，以提高數(shù)字邏輯課程的教學(xué)效果，為學(xué)生學(xué)習(xí)后續(xù)專(zhuān)業(yè)課程以及為解決工程實(shí)踐中所遇到的數(shù)字系統(tǒng)問(wèn)題打下堅(jiān)實(shí)的基礎(chǔ)。

【參考文獻(xiàn)】

[1]陶永明.《數(shù)字邏輯》課程教學(xué)方法研究及探討[J].現(xiàn)代計(jì)算機(jī)：專(zhuān)業(yè)版，2010（5）：98-102.

[2]董漢磊，呂治國(guó).“數(shù)字邏輯設(shè)計(jì)”課程教學(xué)改革研究[J].中國(guó)電力教育，2011（28）：122-123.

[3]徐健寧.《數(shù)字邏輯電路》課程的教改探索[J].職業(yè)時(shí)空，2011，7（9）：109-110.

[4]施鍵蘭，趙芮，黃文秀，等.《數(shù)字邏輯》課程教學(xué)改革的探索[J].現(xiàn)代計(jì)算機(jī)：專(zhuān)業(yè)版，2011（23）：45-47.

[5]歐陽(yáng)星明，于俊清，等.數(shù)字邏輯[M].4版.武漢：華中科技大學(xué)出版社，2009：32-34.

[6]莊立運(yùn)，王曉輝.Proteus在數(shù)字電子技術(shù)課堂教學(xué)中的應(yīng)用探討[J].科技信息， 2011（13）：84.

[7]陳堅(jiān)禎，陽(yáng)平，程鵬，等.Proteus仿真在計(jì)算機(jī)嵌入式方向系列課程中的應(yīng)用[J]. 湖南科技學(xué)院學(xué)報(bào)，2012，33（8）：63-65.

篇8

關(guān)鍵詞：數(shù)字電路；教學(xué)方法；Multisim；仿真

中圖分類(lèi)號(hào)：G642文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2011)28-7058-03

The Exploration of Digital Circuit Teaching and the Useage of Simulation Software

ZONG Xin-Xin

(Institute of Computer Science and Technology, Anhui University of Science & Technology, Huainan 232001, China)

Abstract: From the current situation of teaching Digital Circuit, exploring and improving the existing teaching method and means are presented in this paper. Using Multisim in Digital Circuit teaching has greatly stimulated students' interests and has enhanced the students' ability of practice.It has made a better teaching effect.

Key words: digital circuit; teaching methods; multisim; simulation

從事計(jì)算機(jī)硬件教學(xué)的老師都知道，對(duì)于計(jì)算機(jī)專(zhuān)業(yè)的學(xué)生而言，數(shù)字電路是計(jì)算機(jī)專(zhuān)業(yè)學(xué)生硬件的專(zhuān)業(yè)基礎(chǔ)課，這門(mén)課程的學(xué)習(xí)不僅為后續(xù)的計(jì)算機(jī)組成原理，單片機(jī)等硬件類(lèi)課程打下基礎(chǔ)，而且更為重要的是通過(guò)這門(mén)課程的學(xué)習(xí)，使學(xué)生建立對(duì)硬件類(lèi)課程的學(xué)習(xí)興趣。如果學(xué)生從這門(mén)課程開(kāi)始就對(duì)計(jì)算機(jī)硬件類(lèi)課程產(chǎn)生了畏難情緒，以后課程的展開(kāi)是相當(dāng)困難的。所以這門(mén)課程的教學(xué)工作承擔(dān)了雙重責(zé)任：一是讓學(xué)生掌握數(shù)字電路的基礎(chǔ)知識(shí)以及分析設(shè)計(jì)方法，具備查閱和使用集成電路和讀圖的能力；二是使學(xué)生喜歡上硬件類(lèi)課程，建立對(duì)硬件類(lèi)課程的興趣和探索精神。因此，這門(mén)課程如何展開(kāi)教學(xué)，采用何種教學(xué)手段，如何提高學(xué)生興趣，如何使理論和實(shí)踐更好的結(jié)合是每一個(gè)教師思索的問(wèn)題，也是本文所討論的重點(diǎn)。

1 教學(xué)方法和手段

1.1 知識(shí)點(diǎn)結(jié)構(gòu)框圖化

在每一章每一節(jié)內(nèi)容開(kāi)始講授和小結(jié)的時(shí)候，將知識(shí)點(diǎn)以結(jié)構(gòu)圖的形式展示給學(xué)生，使學(xué)生有一目了然的感覺(jué)，對(duì)自己要學(xué)的和學(xué)過(guò)的知識(shí)點(diǎn)有清晰的脈絡(luò)。例如在講述邏輯函數(shù)的描述方法時(shí)，給出下列的結(jié)構(gòu)框圖（如圖1所示）。

在講述這個(gè)框圖時(shí)，學(xué)生對(duì)真值表，卡諾圖還沒(méi)有感性認(rèn)識(shí)，可在黑板上畫(huà)一個(gè)真值表和卡諾圖，使學(xué)生初步認(rèn)識(shí)它們的形式，也了解了邏輯函數(shù)的幾種描述方法。

1.2 教學(xué)內(nèi)容的加減法

數(shù)字電路發(fā)展很快，對(duì)數(shù)字電路的講授應(yīng)符合數(shù)字電路的發(fā)展趨勢(shì)，使學(xué)生能學(xué)有所用，而不是滿腹經(jīng)綸無(wú)用之地，這也就是說(shuō)，要讓學(xué)生了解數(shù)字邏輯電路的最新發(fā)展。但俗話說(shuō)萬(wàn)丈高樓平地起，我們并不能忽視數(shù)字電路的基礎(chǔ)理論與基礎(chǔ)知識(shí)。這就要求我們要在有限的時(shí)間之內(nèi)，讓學(xué)生具備扎實(shí)的數(shù)字電路基礎(chǔ)知識(shí)，了解現(xiàn)代數(shù)字電路的設(shè)計(jì)方法和相關(guān)工具軟件的使用。因此在教學(xué)內(nèi)容安排上做了這樣一些調(diào)整，重視邏輯代數(shù)和邏輯函數(shù)基礎(chǔ)理論的教學(xué)，在組合邏輯電路教學(xué)中適當(dāng)減少中小規(guī)模集成電路內(nèi)部分析和設(shè)計(jì)，適當(dāng)增加使用vhdl語(yǔ)言設(shè)計(jì)組合邏輯電路和時(shí)序邏輯電路，學(xué)會(huì)Multisim11仿真軟件的使用方法，讓學(xué)生有一個(gè)較高的起點(diǎn)和平臺(tái)來(lái)應(yīng)用所學(xué)的知識(shí)。[1]例如我們?cè)谥v到組合電路分析時(shí)，常常會(huì)將一位全加器給學(xué)生作為例題講解，并且給學(xué)生建立全加器的概念：能實(shí)現(xiàn)三個(gè)一位二進(jìn)制數(shù)相加（被加數(shù)、加數(shù)和低位進(jìn)位），得到一位和及一位向高位進(jìn)位的加法器。在接下來(lái)的組合設(shè)計(jì)內(nèi)容中我們就適時(shí)的增加了用vhdl語(yǔ)言設(shè)計(jì)一位加法器的內(nèi)容。

1.3 貼近生活的教學(xué)舉例

數(shù)字電路由于其系統(tǒng)性強(qiáng)，邏輯性強(qiáng)，從始至終教學(xué)中穿插著卡諾圖，邏輯公式，真值表，特性方程，狀態(tài)圖，狀態(tài)轉(zhuǎn)移表等內(nèi)容，很容易讓學(xué)生產(chǎn)生內(nèi)容相似的疲勞感，因此在課堂教學(xué)中采用貼近生活的舉例可以使學(xué)生覺(jué)得這門(mén)課有趣，實(shí)用，很容易產(chǎn)生親切感，讓枯燥的課堂學(xué)習(xí)變得輕松愉快，學(xué)習(xí)效率也隨之提高。例如在組合電路分析教學(xué)中給出密碼鎖電路圖，讓學(xué)生分析開(kāi)鎖的密碼是什么。組合電路設(shè)計(jì)中舉例交通燈故障的判別電路，利用優(yōu)先編碼器74LS148和門(mén)電路設(shè)計(jì)醫(yī)院優(yōu)先照顧重癥患者呼叫的邏輯電路等等。除了課堂老師的舉例之外，還通過(guò)布置作業(yè)的方式讓學(xué)生查閱數(shù)字邏輯電路在現(xiàn)實(shí)生活中的用處，并設(shè)置課堂討論時(shí)間讓學(xué)生交流自己所了解的知識(shí)。這樣不僅激發(fā)了學(xué)生濃厚的學(xué)習(xí)興趣，使其體會(huì)到學(xué)習(xí)的樂(lè)趣,變被動(dòng)學(xué)習(xí)為主動(dòng)，同時(shí)也活躍了課堂氣氛。

2 仿真軟件在數(shù)字電路教學(xué)中的應(yīng)用

Multisim是一款主要用于數(shù)字電路，模擬電路和集成電路仿真分析的軟件。它具有界面簡(jiǎn)單直觀，操作方便，電路仿真能力強(qiáng)，虛擬儀器強(qiáng)大等諸多優(yōu)點(diǎn)。數(shù)字電路是一門(mén)實(shí)踐性很強(qiáng)的課程，而傳統(tǒng)的教學(xué)模式在課堂上理論與實(shí)踐聯(lián)系的很少，將Multisim引入數(shù)字電路的教學(xué)，可有效解決傳統(tǒng)教學(xué)的不足，在課堂教學(xué)演示，課下作業(yè)輔導(dǎo)，實(shí)驗(yàn)環(huán)節(jié)都有其獨(dú)特的優(yōu)勢(shì)。其作用主要表現(xiàn)在三個(gè)方面。其一，在課堂上，教師和學(xué)生可在互動(dòng)的環(huán)境中進(jìn)行教和學(xué)，用事實(shí)說(shuō)話，通過(guò)課堂演示可以讓學(xué)生觀察到電路的直觀現(xiàn)象，對(duì)于學(xué)生感覺(jué)新鮮好奇，有說(shuō)服力，對(duì)于教師也覺(jué)得教的輕松了。其二，將Multisim作為一個(gè)課后學(xué)習(xí)輔助工具，在課后作業(yè)的輔導(dǎo)方面發(fā)揮著很大作用，一方面學(xué)生可以通過(guò)軟件來(lái)驗(yàn)證自己作業(yè)的正確性，另一方面可以使有興趣學(xué)生在課外進(jìn)行更深入的學(xué)習(xí)，從而達(dá)到培養(yǎng)學(xué)生學(xué)習(xí)興趣及動(dòng)手能力的目的。其三，在實(shí)驗(yàn)環(huán)節(jié)上，我們現(xiàn)在通常采用傳統(tǒng)的硬件實(shí)驗(yàn)箱，傳統(tǒng)的實(shí)驗(yàn)具有現(xiàn)象直觀，易于接受的特點(diǎn)，但是實(shí)驗(yàn)多是驗(yàn)證性的，并且由于學(xué)生操作不當(dāng)和實(shí)驗(yàn)箱老化，容易出現(xiàn)一定損耗；而以Multisim為平臺(tái)展開(kāi)的實(shí)驗(yàn)，設(shè)計(jì)，布線，仿真都很簡(jiǎn)單，也符合現(xiàn)在電路設(shè)計(jì)的發(fā)展方向，可以作為傳統(tǒng)實(shí)驗(yàn)的有益補(bǔ)充。[2]

2.1 Multisim在課堂教學(xué)中的演示

Multisim具有直觀的圖形界面，它的整個(gè)操作界面就像一個(gè)電子實(shí)驗(yàn)工作臺(tái)，教師在課堂上繪制電路圖十分方便，將元器件和仿真測(cè)試儀器直接拖放到屏幕上，用鼠標(biāo)拖拽導(dǎo)線就可將它們連接起來(lái)，測(cè)量數(shù)據(jù)、波形和特性曲線如同在真實(shí)儀器上看到的一樣。Multisim包含的豐富測(cè)試儀器使得它在課堂上演示生動(dòng)，直觀，易于被學(xué)生接受。例如，在進(jìn)行集成計(jì)數(shù)器74160這一小節(jié)的教學(xué)時(shí)，首先讓學(xué)生了解74160是一個(gè)可預(yù)置數(shù)的十進(jìn)制同步加法計(jì)數(shù)器，LOAD'是置數(shù)端，低電平有效，置數(shù)是同步的，當(dāng)置數(shù)端為低電平時(shí)，在 CP 上升沿作用下，輸出端 QAQBQCQD與數(shù)據(jù)輸入端 ABCD 一致；CLR'是清零端，清零端是異步的，當(dāng)清除端CLR'為低電平時(shí)，不管時(shí)鐘端CP狀態(tài)如何，即可完成清除功能；74160的計(jì)數(shù)是同步的，當(dāng) ENP、ENT 均為高電平時(shí)，在CP上升沿作用下計(jì)數(shù)器加法計(jì)數(shù)；74160具有超前進(jìn)位的功能，計(jì)數(shù)溢出時(shí)，RCO端輸出一個(gè)高電平。接著給出74160的功能表，如表1所示。

對(duì)于集成電路芯片，我們不要求學(xué)生了解芯片的內(nèi)部結(jié)構(gòu)，但是學(xué)生必須要會(huì)查閱使用芯片的數(shù)據(jù)手冊(cè)。在了解了74160的芯片引腳和功能后，就可以應(yīng)用multisim11來(lái)學(xué)習(xí)這個(gè)芯片。為了使學(xué)生能夠一步一步地深入了解和學(xué)習(xí)這個(gè)芯片，我們采用搭積木的方式來(lái)展開(kāi)內(nèi)容，首先在multisim的工作電路區(qū)上放置電源，信號(hào)發(fā)生器，74160，七段數(shù)碼管和邏輯分析儀[3]，然后以導(dǎo)線或總線使各個(gè)部件連在一起，再將信號(hào)發(fā)生器和邏輯分析儀的頻率設(shè)置成相同的，建立如圖2的電路圖，啟動(dòng)仿真，就可以直觀的看到，電路工作在計(jì)數(shù)狀態(tài)，數(shù)碼管從0～9不斷變化，打開(kāi)邏輯分析儀，可以看到，當(dāng)計(jì)數(shù)到9時(shí)，RCO產(chǎn)生一個(gè)超前的高電平進(jìn)位。

為了進(jìn)一步講解置數(shù)端和清零端的用法，我們要求用此芯片分別以置數(shù)法和清零法實(shí)現(xiàn)模6計(jì)數(shù)器。對(duì)于74160，一定要對(duì)學(xué)生強(qiáng)調(diào)它是異步清零和同步置數(shù)的。

使用置數(shù)法時(shí)，模6計(jì)數(shù)器，也就是要計(jì)6個(gè)狀態(tài)，在這里采用0100、0101、0110、0111、1000和1001這6個(gè)狀態(tài)，也就是說(shuō)，當(dāng)計(jì)數(shù)到1001時(shí)，要產(chǎn)生置數(shù)信號(hào)，使下個(gè)時(shí)種信號(hào)到來(lái)的時(shí)候， QDQCQBQA被置成0100，從而跳過(guò)0000到0011。

采用置數(shù)法電路圖如圖3所示，在這里將QDQA輸出接個(gè)與非門(mén)，當(dāng)QDQCQBQA=1001時(shí)，與非門(mén)輸出為0，置數(shù)端得到有效電平，在CP上升沿到來(lái)時(shí)，QDQCQBQA=DBCA被置成0100。通過(guò)仿真，可以看到計(jì)數(shù)器在4到9之間的6個(gè)狀態(tài)計(jì)數(shù)。

使用清零法時(shí)，采用的是0000、0001、0010、0011、0100、0101這6個(gè)狀態(tài)，也就是說(shuō)，當(dāng)計(jì)數(shù)到0101時(shí)，要產(chǎn)生清零信號(hào)，在QCQA接與非門(mén)，理論上QDQCQBQA=0101時(shí)，產(chǎn)生清零信號(hào)，可將QDQCQBQA清零，仿真后看到的結(jié)果是，計(jì)數(shù)在0到4變化，沒(méi)有計(jì)到0101這個(gè)狀態(tài)。這究竟是為什么呢，打開(kāi)邏輯分析儀查看波形，看到只要QDQCQBQA=0101，與非門(mén)輸出立刻為0，清零是異步的，只要清零信號(hào)到來(lái)，不論CP如何，計(jì)數(shù)器立即清零，所以計(jì)數(shù)器根本沒(méi)有計(jì)到0101這個(gè)狀態(tài)，要想計(jì)數(shù)到0101的穩(wěn)態(tài)，必須在0110時(shí)產(chǎn)生清零信號(hào)。修改電路圖，在QCQB端接與非門(mén)，再次仿真，得到如圖4所示的波形圖，從圖上可以清楚的看到計(jì)數(shù)到0101狀態(tài)后，下個(gè)計(jì)數(shù)狀態(tài)是0000。

接著我們又給學(xué)生布置了這樣的課后思考題，如何應(yīng)用74160實(shí)現(xiàn)百進(jìn)制計(jì)數(shù)器和24進(jìn)制計(jì)數(shù)器，并請(qǐng)仿真驗(yàn)證自己的想法。通過(guò)這個(gè)完整例子的透徹分析，學(xué)生不僅掌握了74160這個(gè)芯片，對(duì)于其他同步計(jì)數(shù)器芯片也能夠做到輕松應(yīng)用，起到舉一反三的效果。

2.2 Multisim作為作業(yè)伴侶

Multisim因其方便的界面，豐富的原件庫(kù)和逼真的虛擬儀器。在學(xué)生的課后作業(yè)中扮演著重要的角色，大大減輕了教師的負(fù)擔(dān)。例如在學(xué)習(xí)邏輯代數(shù)基礎(chǔ)和組合電路中，我們教會(huì)學(xué)生使用邏輯轉(zhuǎn)換儀，這個(gè)儀器可以將電路圖、真值表和邏輯表達(dá)式進(jìn)行方便的轉(zhuǎn)換，可以進(jìn)行邏輯函數(shù)的化簡(jiǎn)。在學(xué)完函數(shù)化簡(jiǎn)后給學(xué)生布置這樣的習(xí)題Y=(A'+B')C+BCD'+AD，不管學(xué)生是用卡諾圖還是公式進(jìn)行化簡(jiǎn)，最后結(jié)果是否正確，學(xué)生自己可以用邏輯轉(zhuǎn)換儀來(lái)驗(yàn)證。學(xué)生在Multisim工作區(qū)放置邏輯轉(zhuǎn)換儀后，雙擊打開(kāi)它，在最下方的顯示區(qū)輸入邏輯表達(dá)式，點(diǎn)擊表達(dá)式到真值表按鈕，出現(xiàn)這個(gè)函數(shù)的真值表，再進(jìn)一步點(diǎn)擊真值表到最簡(jiǎn)與或式按鈕，在顯示區(qū)出現(xiàn)AD+C，也即函數(shù)化簡(jiǎn)的最簡(jiǎn)結(jié)果。從簡(jiǎn)單的邏輯代數(shù)基礎(chǔ)知識(shí)，到復(fù)雜的組合、時(shí)序電路分析設(shè)計(jì)，學(xué)生都可以用Multisim驗(yàn)證自己的作業(yè)，并且給學(xué)生更大的學(xué)習(xí)和思考空間。

3 結(jié)束語(yǔ)

改進(jìn)現(xiàn)有的教學(xué)方法和手段，將EDA技術(shù)應(yīng)用于數(shù)字電路的教學(xué)，是對(duì)此課程的教學(xué)改革。通過(guò)近幾年的教學(xué)探索，取得了較好的教學(xué)效果，學(xué)生對(duì)數(shù)字電路課程的興趣大大提高，理論聯(lián)系實(shí)際能力增強(qiáng)，動(dòng)手能力增強(qiáng)。學(xué)生不僅掌握了數(shù)字電路的基礎(chǔ)知識(shí)，而且掌握了現(xiàn)在數(shù)字電路的設(shè)計(jì)方法和新技術(shù)，為以后從事電子設(shè)計(jì)工作打下良好的基礎(chǔ)。

參考文獻(xiàn)：

[1] 白凈，張雪英. 《數(shù)字電路邏輯設(shè)計(jì)》課程的教學(xué)實(shí)踐研究[J]. 電氣電子教學(xué)學(xué)報(bào)，2007(s1):72-74.

篇9

中圖分類(lèi)號(hào):TN702文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2009)19-128-03

Application of Max+plus Ⅱ in Class Teaching of the Phenomenon of Race and Competition

MIAO Changxin1,LI Guilin2

(1.Information and Electrical Engineering,China University of Mining and Technology,Xuzhou,221008,China;

2.Electronic Engineering and Automation,Xuzhou Normal University,Xuzhou,221116,china)

Abstract:The phenomenon of the race and competition is very important and difficult in teaching the″Digital Circuit″course.In order to improve the students′ understanding and griping on the abstract point,taking an ″2 gate″ as example,through the steps of design input,compiler,time sequence simulation and timing.An assistant method by applying Max+plus Ⅱ to the class teaching is introduced.Through the timing simulation result,it can not only view the ″hurr″ in the output,but also find the reason by computing and avoid it effectively.It proves that this method has improved the teaching quality greatly.

Keywords:combinational circuit;phenomenon of the race and competition;burr;Max+plus Ⅱ;time sequence simulation

0 引 言

組合邏輯電路中的“競(jìng)爭(zhēng)與冒險(xiǎn)”現(xiàn)象是“數(shù)字電路”課程中的一個(gè)重要知識(shí)點(diǎn),對(duì)該知識(shí)點(diǎn)的正確理解和掌握,有助于學(xué)生在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)時(shí),正確判斷是否存在冒險(xiǎn)及如何避免冒險(xiǎn)。對(duì)該內(nèi)容的講解,一般方法是:在假設(shè)存在一定傳輸延遲時(shí)間的基礎(chǔ)上,分析當(dāng)多路信號(hào)同時(shí)發(fā)生變化時(shí),輸出產(chǎn)生 “毛刺”的原因。這種教學(xué)方法只能讓學(xué)生對(duì)該知識(shí)點(diǎn)的理解停留在表面,為了加深學(xué)生對(duì)該內(nèi)容的理解和掌握,更大地提高授課效率,筆者嘗試以Max+plus Ⅱ軟件為工具,采用直接演示操作的方式[1,2]來(lái)講解該部分內(nèi)容。教學(xué)實(shí)踐證明,由于Max+plus Ⅱ軟件操作簡(jiǎn)單,并且它提供了很好的仿真及定時(shí)分析的作用,使得學(xué)生能夠理論聯(lián)系實(shí)際地加以學(xué)習(xí)和思考,從而對(duì)組合電路競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的成因及消除有了更清晰的認(rèn)識(shí)。

1 組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象與Max+plus Ⅱ

“競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象”產(chǎn)生的關(guān)鍵原因是導(dǎo)線和單元器件造成的信號(hào)傳輸延時(shí),同時(shí)當(dāng)輸入多路信號(hào)的電平值發(fā)生變化時(shí),在信號(hào)變化的瞬間造成組合邏輯的輸出有先后順序,并不是同時(shí)變化,往往會(huì)出現(xiàn)一些不正確的尖峰信號(hào),這些尖峰信號(hào)稱(chēng)為“毛刺”, 如果一個(gè)組合邏輯電路中有“毛刺”出現(xiàn),就說(shuō)明該電路存在“競(jìng)爭(zhēng)冒險(xiǎn)”現(xiàn)象[3-5]。

Max+plus Ⅱ是美國(guó)Altera公司推出的PLD開(kāi)發(fā)系統(tǒng),利用該軟件系統(tǒng)提供的原理圖編輯器、編譯器、仿真器及定時(shí)分析器,可以很方便地觀察輸出電路中的“毛刺”,找出產(chǎn)生的原因并消除它[6,7]。

2 Max+plus Ⅱ在“競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象”的課堂教學(xué)中的應(yīng)用

課堂上以最簡(jiǎn)單的與門(mén)為例進(jìn)行操作演示說(shuō)明。

2.1 原理圖輸入

打開(kāi)Max+plus Ⅱ軟件,新建一個(gè)原理圖文件(Graphic Editor),將兩輸入與門(mén)(and2)及兩個(gè)輸入端口(input)及一個(gè)輸出端口(output)從Symbol Libraries 中調(diào)出,連線,并將端口分別命名為A,B,C,如圖1所示。電路設(shè)計(jì)好之后,保存文件并檢查錯(cuò)誤(“File”“Projec”“t”“save&check”)。

圖1 兩輸入與門(mén)設(shè)計(jì)原理圖

2.2 設(shè)計(jì)編譯

首先打開(kāi)菜單“Assign”“Device”,為所設(shè)計(jì)的電路指定某個(gè)目標(biāo)器件為FLEX10K系列,型號(hào)為EPF10k10lc84-4,如圖2所示。然后打開(kāi)“Assign”“Pin/Location/Chip”給節(jié)點(diǎn)A,B,C分別分配引腳為1,2,3,如圖3所示。

圖2 選擇器件(Device)對(duì)話框

圖3 分配引腳對(duì)話框

然后運(yùn)行編譯器(Compiler),因?yàn)橹挥羞M(jìn)行時(shí)序仿真才能觀察到“毛刺”現(xiàn)象,所以,在編譯前要設(shè)定時(shí)序仿真(ProcessingTiming SNF Extractor),編譯器將進(jìn)行錯(cuò)誤檢查、網(wǎng)表提取、邏輯綜合、器件適配,并產(chǎn)生仿真文件。

2.3 時(shí)序仿真

Max+plus Ⅱ支持功能仿真和時(shí)序仿真。時(shí)序仿真是在選擇了具體器件并完成布局布線后進(jìn)行的包含定時(shí)關(guān)系的仿真[8],只有通過(guò)時(shí)序仿真才可能查看到競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象。

新建一個(gè)波形圖文件(Waveform Editor),因?yàn)橐^察由于競(jìng)爭(zhēng)而產(chǎn)生的“毛刺”現(xiàn)象,所以這里要注意設(shè)置一個(gè)信號(hào)同時(shí)發(fā)生變化的時(shí)刻,然后運(yùn)行仿真器(Simulator),添加的輸入波形及仿真運(yùn)行結(jié)果如圖4所示。

圖4 時(shí)序仿真波形圖

由仿真結(jié)果可以很清楚地看到,輸出C的波形有一處為“毛刺”,即理論應(yīng)該為邏輯0,可它卻為邏輯1。

2.4 毛刺產(chǎn)生的原因及寬度計(jì)算

Max+plus Ⅱ提供的定時(shí)分析器(Timing Analyzer)可以用來(lái)分析所設(shè)計(jì)電路的時(shí)間性能,打開(kāi)其中的延時(shí)矩陣分析模式,見(jiàn)圖5,可以查看源節(jié)點(diǎn)和目標(biāo)節(jié)點(diǎn)之間的傳播延時(shí)。

圖5 傳播延時(shí)矩陣

由圖5可得知:由A傳輸?shù)紺所造成的傳輸延遲時(shí)間為123 ns,由B輸出到C所造成的傳輸延遲時(shí)間為12.8 ns,假設(shè)與門(mén)的內(nèi)部延時(shí)是0.2 ns,則,對(duì)信號(hào)A進(jìn)行簡(jiǎn)單計(jì)算:

信號(hào)A傳輸?shù)紺的總延遲時(shí)間=與門(mén)內(nèi)部延遲時(shí)間+連線延遲時(shí)間=12.3 ns

連線延遲時(shí)間=12.1 ns

對(duì)信號(hào)B進(jìn)行簡(jiǎn)單計(jì)算:

信號(hào)B傳輸?shù)紺的總延遲時(shí)間=與門(mén)內(nèi)部延遲時(shí)間+連線延遲時(shí)間=12.8 ns

連線延遲時(shí)間 = 12.7 ns

那么,如果假定在time=0.0時(shí)刻,信號(hào)A由邏輯0值向邏輯1值跳變,信號(hào)B由邏輯1值向邏輯0值跳變,則當(dāng)time=12.1 ns時(shí),與門(mén)輸入端A的值為1,輸入端B的值也為1,這使得輸出C在time=12.1+0.2=12.3 ns時(shí)刻出現(xiàn)邏輯值1,即為圖5上的“毛刺”,該邏輯1值維持的時(shí)間為time=12.7-12.1=0.6 ns(即毛刺寬度為0.6 ns)。

2.5 毛刺消除

消除毛刺的方法很多,比如輸出端引入D觸發(fā)器、輸入端引入選通脈沖等[9,10],圖6即為引入選通脈沖后,仿真得出的波形。從圖6可以看出,通過(guò)控制選通脈沖P的低電平時(shí)間,并保證在信號(hào)進(jìn)入穩(wěn)態(tài)時(shí),在P高電平期間可使門(mén)電路有正常的輸出,能很好地消除“毛刺 ”。

圖6 引入選通脈沖P后的仿真波形

3 結(jié) 語(yǔ)

在同一個(gè)教學(xué)內(nèi)容的學(xué)習(xí)中,可能有若干個(gè)學(xué)習(xí)環(huán)節(jié), 而不同的學(xué)習(xí)環(huán)節(jié)其學(xué)習(xí)任務(wù)和目標(biāo)是不同的,這

就帶來(lái)了教學(xué)方法的多樣性和綜合性。有針對(duì)性的、多樣化的教學(xué)手段與方法可以大大提高與改善教學(xué)效果,開(kāi)拓學(xué)生思路。本文即介紹了一種將Max+plus Ⅱ引入數(shù)字電路“組合電路競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象”這一講的教學(xué)方法,實(shí)踐證明,該方法取得了良好的教學(xué)效果。

參考文獻(xiàn)

[1]劉磊.Matlab在“數(shù)字電路”課程教學(xué)中的應(yīng)用[J].電氣電子教學(xué)學(xué)報(bào),2008,30(5):79-81.

[2]王B.NS-2網(wǎng)絡(luò)仿真在“寬帶交換技術(shù)”教學(xué)中的應(yīng)用[J].電氣電子教學(xué)學(xué)報(bào),2008,30(5):73-75.

[3]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].5版.北京:高等教育出版社,2008.

[4]劉軍,楊?lèi)?于湘珍.數(shù)字電路設(shè)計(jì)中競(jìng)爭(zhēng)冒險(xiǎn)的分析與研究[J].現(xiàn)代電子技術(shù),2007,30(20):182-186.

[5]宣麗萍.FPGA 器件的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象及消除方法[J].現(xiàn)代電子技術(shù),2005,28(10):119-121.

[6]東方華人.Max+plus Ⅱ入門(mén)與提高[M].北京:清華大學(xué)出版社,2004.

[7]老虎工作室.Max+plus Ⅱ入門(mén)與提高[M].北京:人民郵電出版社,2002.

[8]王金明.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL[M].2版.北京:電子工業(yè)出版社,2005.

[9]江曉安.數(shù)字電子技術(shù)[M].西安:西安電子科技大學(xué)出版社,2002.

篇10

中圖分類(lèi)號(hào)：G64 文獻(xiàn)標(biāo)識(shí)碼：A

關(guān)鍵詞：數(shù)字電路；課程建設(shè)；EDA；新體系

文章編號(hào)：1672-5913(2007)16-0035-03

1引言

電子技術(shù)的發(fā)展使與之對(duì)應(yīng)的基礎(chǔ)課程的教學(xué)內(nèi)容也不斷地發(fā)生變化。教學(xué)應(yīng)領(lǐng)先于應(yīng)用，而不能落后于應(yīng)用，這是我們教育研究的動(dòng)力。數(shù)字電路的教學(xué)內(nèi)容的改革，也同樣伴隨著當(dāng)今的電子科學(xué)和電子工業(yè)發(fā)展而發(fā)展。課程的內(nèi)容體系，研究的范圍與方法，學(xué)科的內(nèi)在理論體系與應(yīng)用型人才培養(yǎng)的大眾化教育要求等，都大大促進(jìn)了課程的體系和內(nèi)容的改革。但就目前的數(shù)字電路這樣一門(mén)專(zhuān)業(yè)基礎(chǔ)課課程內(nèi)容的設(shè)置問(wèn)題，如何構(gòu)建出適合我國(guó)國(guó)情和與當(dāng)今科學(xué)技術(shù)對(duì)應(yīng)的數(shù)字電路課程體系，仍要不斷探索。本文通過(guò)對(duì)這門(mén)專(zhuān)業(yè)基礎(chǔ)課的發(fā)展過(guò)程的回顧，分析近年來(lái)眾多的教學(xué)改革的現(xiàn)狀，就合理設(shè)置數(shù)字電路課程內(nèi)容進(jìn)行了一些探討。

2發(fā)展與現(xiàn)狀

數(shù)字電路的發(fā)展是從開(kāi)關(guān)邏輯電路開(kāi)始的，人們?cè)趶S家控制電路中的繼電器和開(kāi)關(guān)構(gòu)成的電路與信號(hào)，創(chuàng)建了開(kāi)關(guān)電路理論與脈沖技術(shù)。在20世紀(jì)60年代這一門(mén)技術(shù)由于電子元件替代了機(jī)械開(kāi)關(guān)元件，使之逐漸成為電子技術(shù)的基本內(nèi)容，得到研究和發(fā)展。隨著半導(dǎo)體元件的快速發(fā)展，電子技術(shù)把研究信號(hào)的連續(xù)性和離散性的研究理論體系和研究方法進(jìn)行了分類(lèi)，形成了以數(shù)字邏輯代數(shù)和離散數(shù)學(xué)為基本理論的數(shù)字電路。最早期以晶體管脈沖技術(shù)為核心的數(shù)字電路課程，研究的方法與模擬電路的晶體管電路研究方法基本相同。

隨著數(shù)字技術(shù)主要研究邏輯和算術(shù)運(yùn)算、時(shí)間控制和計(jì)時(shí)等方面的應(yīng)用，集成電路技術(shù)在數(shù)字邏輯電路的應(yīng)用，出現(xiàn)了中小規(guī)模的數(shù)字邏輯電路標(biāo)準(zhǔn)器件。這時(shí)的數(shù)字電路研究的基本理論并沒(méi)有新的發(fā)展，但研究的方法則是以標(biāo)準(zhǔn)邏輯電路的選用為基礎(chǔ)的數(shù)字電路的分析與設(shè)計(jì)方法。

由于計(jì)算機(jī)應(yīng)用于電子線路的輔助設(shè)計(jì)，超大規(guī)模的數(shù)字集成元件的分析與設(shè)計(jì)方法，成為新的數(shù)字電路的研究方向。EDA的工具軟件與PLD元件的結(jié)合，使得數(shù)字電路的研究方法發(fā)生了新的變化。那種以中規(guī)模標(biāo)準(zhǔn)邏輯電路為基本單元的，自下而上的數(shù)字電路系統(tǒng)的研究與分析設(shè)計(jì)方法，已不適應(yīng)當(dāng)前的數(shù)字系統(tǒng)的集成電路設(shè)計(jì)要求。利用HDL語(yǔ)言為基礎(chǔ)的自上而下的數(shù)字電路系統(tǒng)設(shè)計(jì)方法得到各種EDA軟件的支持，使得數(shù)字電路研究方法出現(xiàn)了新的飛躍。

大量的學(xué)者與教育工作者認(rèn)識(shí)到，以HDL為描述語(yǔ)言的數(shù)字電路設(shè)計(jì)方法將成為現(xiàn)代數(shù)字電路研究的發(fā)展方向。與之對(duì)應(yīng)的研究成果把數(shù)字電路分為二層進(jìn)行教學(xué)，數(shù)字電路基礎(chǔ)和數(shù)字電路系統(tǒng)設(shè)計(jì)自動(dòng)化。作為基礎(chǔ)課，是為了深入學(xué)習(xí)后續(xù)課程來(lái)準(zhǔn)備基本的理論知識(shí)和基本的研究與設(shè)計(jì)方法等技術(shù)基礎(chǔ)。原有的自下而上的數(shù)字電路的課程中，增加了HDL語(yǔ)言的電路描述部分內(nèi)容，保持原有的課程體系不變。隨著EDA技術(shù)在數(shù)字電路的研究、分析和設(shè)計(jì)上的應(yīng)用，數(shù)字電路系統(tǒng)設(shè)計(jì)自動(dòng)化成為第二層面的教學(xué)內(nèi)容。之所以稱(chēng)之為第二層面，對(duì)于數(shù)字電路而言，研究?jī)?nèi)容大致一樣，研究方法上不在同一層面之上。一個(gè)是以邏輯單元為基本研究對(duì)象，對(duì)數(shù)字電路系統(tǒng)設(shè)計(jì)是自下而上的，另一個(gè)是直接以系統(tǒng)為對(duì)象，用HDL語(yǔ)言描述，在EDA軟件平臺(tái)上，自上而下的逐步綜合實(shí)現(xiàn)的。

3新體系的設(shè)想

把EDA作為數(shù)字電路的主體分析設(shè)計(jì)工具。在教學(xué)內(nèi)容上確立其中心位置。以單元電路學(xué)習(xí)形成的基本概念為基礎(chǔ)，以自上而下的電路系統(tǒng)設(shè)計(jì)方案為思路，以HDL語(yǔ)言為描述方法，構(gòu)建的教學(xué)內(nèi)容新體系。

改革原有的以邏輯代數(shù)為基礎(chǔ)的思路，把邏輯代數(shù)與HDL語(yǔ)言并行為基礎(chǔ)。改革由單元電路開(kāi)始自下而上的知識(shí)構(gòu)建思路，變?yōu)橐隕DA軟件的工具學(xué)習(xí)為開(kāi)始的自上而下的知識(shí)構(gòu)建思路。

4新體系建立的基本思路

數(shù)字電子技術(shù)在數(shù)字集成電路集成度越來(lái)越高的情況下，開(kāi)發(fā)數(shù)字系統(tǒng)的實(shí)用方法和用來(lái)實(shí)現(xiàn)這些方法的工具已經(jīng)發(fā)生了變化。特別是可編程邏輯器件的大量應(yīng)用，使原來(lái)中小規(guī)模的標(biāo)準(zhǔn)器件在應(yīng)用系統(tǒng)的設(shè)計(jì)中應(yīng)用減少。

盡管傳統(tǒng)的基本單元電路對(duì)于理解數(shù)字系統(tǒng)基本構(gòu)成模塊的工作原理具有重要意義，但是必須認(rèn)識(shí)到電子技術(shù)的新進(jìn)展使系統(tǒng)和數(shù)字邏輯電路的工作過(guò)程出現(xiàn)了新的描述方法。未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)，對(duì)描述方法的理解可能比具體的硬件結(jié)構(gòu)更加重要。

從數(shù)字電路課程的性質(zhì)，專(zhuān)業(yè)基礎(chǔ)課看。如果這個(gè)基礎(chǔ)工業(yè)的應(yīng)用范圍變了，中規(guī)模的標(biāo)準(zhǔn)邏輯器件相對(duì)應(yīng)的研究方法，占實(shí)際應(yīng)用的比例少到一定程度，而取而代之的現(xiàn)代電子技術(shù)的研究方法應(yīng)該定位成課程的基礎(chǔ)。

從舊體系中的課程目的是針對(duì)從晶體管電路發(fā)展而來(lái)的研究方法與學(xué)習(xí)內(nèi)容，在中規(guī)模電路中進(jìn)行了改革與發(fā)展。引進(jìn)HDL語(yǔ)言的描述，使研究的層面從單元電路發(fā)展為系統(tǒng)級(jí)的層次。

舊的數(shù)字系統(tǒng)是在手工設(shè)計(jì)流程，一般都是先按電子系統(tǒng)的具體功能要求進(jìn)行功能劃分，然后對(duì)每個(gè)電路模塊畫(huà)出真值表，用卡諾圖進(jìn)行手工邏輯化簡(jiǎn)，寫(xiě)出邏輯表達(dá)式，得到相應(yīng)的邏輯線路圖。再進(jìn)行單元器件的選擇，設(shè)計(jì)電路板，最后進(jìn)行實(shí)測(cè)與調(diào)試。而復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難，無(wú)法仿真在設(shè)計(jì)中存在問(wèn)題，查找和修改十分不便，只有在設(shè)計(jì)出樣機(jī)后才能進(jìn)行實(shí)測(cè)，設(shè)計(jì)周期長(zhǎng)。

新的數(shù)字系統(tǒng)是在EDA中使用HDL對(duì)數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述，到具體的內(nèi)部線路結(jié)構(gòu)描述，從而使設(shè)計(jì)的各個(gè)階段，各個(gè)層次在EDA軟件環(huán)境中模擬驗(yàn)證，保證其正確性，周期短。由于邏輯設(shè)計(jì)仿真測(cè)試技術(shù)是EDA的突出功能，形成的現(xiàn)代電子設(shè)計(jì)技術(shù)的重要特征。適應(yīng)了大規(guī)模的系統(tǒng)級(jí)電子設(shè)計(jì)的自動(dòng)化程度。

對(duì)于知識(shí)構(gòu)建的認(rèn)識(shí)?？梢詮膶?shí)際的需求，即專(zhuān)業(yè)人才應(yīng)具備的素質(zhì)和能力。在構(gòu)成這樣的素質(zhì)和能力的知識(shí)體系，確定應(yīng)具有理論的系統(tǒng)性和完整性去構(gòu)建課程的內(nèi)容。

從大眾教育與精英教育關(guān)系上看，原有的教材所形成的課程內(nèi)容，是以理論研究為目的的課程體系。不適應(yīng)現(xiàn)在的學(xué)習(xí)群體的實(shí)際應(yīng)用能力培養(yǎng)的需要，所以課程的內(nèi)容要從研究型的專(zhuān)門(mén)人才，向應(yīng)用型的技術(shù)人才相適應(yīng)。其內(nèi)容處理的方向是注重民應(yīng)用為目的的“必須”與“夠用”為度。

因?yàn)樾碌恼n程內(nèi)容所提出的結(jié)構(gòu)體系，更加符合大眾教育的特點(diǎn)，和人們認(rèn)識(shí)規(guī)律，將大大降低學(xué)習(xí)難度。

傳統(tǒng)的數(shù)字電路教學(xué)內(nèi)容中的課堂與實(shí)踐的關(guān)系。是以課堂教學(xué)內(nèi)容為主，實(shí)驗(yàn)只是為了驗(yàn)證課堂教學(xué)，而采用EDA為中心的數(shù)字電路教學(xué)內(nèi)容的課堂與實(shí)踐是同步進(jìn)行了。因?yàn)檫@種教學(xué)與實(shí)驗(yàn)是一個(gè)整體的EDA軟件，課堂的演示就可以解決驗(yàn)證的問(wèn)題，學(xué)生在EDA軟件的環(huán)境之下，可能隨時(shí)隨地在計(jì)算機(jī)上進(jìn)行實(shí)驗(yàn)研究。