導(dǎo)語：如何才能寫好一篇組合電路的設(shè)計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞：組合邏輯電路；設(shè)計(jì)方法；特點(diǎn)

中圖分類號(hào)：TN791 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2013）04（b）-0000-00

1 引言

組合邏輯電路是一種重要的數(shù)字邏輯電路。所謂組合邏輯電路是將門電路按照數(shù)字信號(hào)由輸入至輸出單方向傳遞的工作方式組合起來而構(gòu)成的邏輯電路，這種電路反映的是輸入與輸出之間一一對(duì)應(yīng)的因果關(guān)系。在組合邏輯電路中，任何時(shí)刻輸出端狀態(tài)，僅取決于該時(shí)刻各個(gè)輸入端的狀態(tài)，而與電路原來的輸出狀態(tài)無關(guān)，即電路沒有記憶功能。從組合邏輯電路功能特點(diǎn)不難想到，電路的輸出與歷史狀況無關(guān)，那么電路中就不能包含有存儲(chǔ)單元。這就是組合邏輯電路結(jié)構(gòu)上的共同特點(diǎn)。當(dāng)組合邏輯電路的輸出與輸入之間，喪失規(guī)定的邏輯功能時(shí)，組合邏輯電路就發(fā)生了故障。

常用組合邏輯的種類很多，主要有加法器、譯碼器、編碼器、多路選擇器等。組合邏輯電路主要是基本邏輯門組成的。

2 組合邏輯電路的設(shè)計(jì)方法

組合邏輯電路設(shè)計(jì)是根據(jù)給出的邏輯問題，設(shè)計(jì)出一個(gè)電路去滿足提出的邏輯功能要求。下面介紹3種組合邏輯電路的設(shè)計(jì)方法。

2.1 用基本的門電路設(shè)計(jì)

一般組合邏輯電路設(shè)計(jì)通常都是依據(jù)最簡邏輯函數(shù)來進(jìn)行的，這種方法簡單明了，容易很快給出邏輯電路圖。

組合邏輯電路的基本設(shè)計(jì)流程如下：

（1）根據(jù)電路的要求，列出對(duì)應(yīng)的真值表；

（2）根據(jù)真值表，寫出邏輯表達(dá)式，并化簡；

（3）選用合適的門器件，將邏輯表達(dá)式轉(zhuǎn)換為最簡邏輯電路圖；

（4）通過電路仿真或?qū)嵨餃y試，檢驗(yàn)電路的正確性。將EWB引入組合邏輯電路的設(shè)計(jì)和仿真，實(shí)現(xiàn)了從驗(yàn)證性實(shí)驗(yàn)到創(chuàng)新型實(shí)驗(yàn)?zāi)Ｊ降霓D(zhuǎn)變，可以引導(dǎo)學(xué)生自行設(shè)計(jì)出很多單元電路，為完成系統(tǒng)設(shè)計(jì)打下扎實(shí)的基礎(chǔ)。

2.2 用最小項(xiàng)譯碼器設(shè)計(jì)

首先需要說明的是，不是所有的譯碼器都能設(shè)計(jì)成任意的組合邏輯函數(shù)，只有最小項(xiàng)譯碼器可以。具有n個(gè)地址輸入端的最小項(xiàng)譯碼器，其輸出端為 個(gè)，分別對(duì)應(yīng)n變量的全部最小項(xiàng)，而任意n變量組合邏輯函數(shù)都可以寫成唯一的最小項(xiàng)之和的標(biāo)準(zhǔn)形式。因此，只要將該邏輯函數(shù)所包含的最小項(xiàng)按一定規(guī)則連接起來即可。

2.3 用數(shù)據(jù)選擇器設(shè)計(jì)

3 結(jié)束語

比較以上三種設(shè)計(jì)方法可以看出，用門電路設(shè)計(jì)簡單明了，容易很快給出邏輯電路圖，但電路中通常包含較多元件；用譯碼器設(shè)計(jì)需要附加簡單門電路，但可以方便地實(shí)現(xiàn)相同輸入變量下的多輸出邏輯函數(shù)；用數(shù)據(jù)選擇器設(shè)計(jì)，電路更為簡單一些，且可實(shí)現(xiàn)兩種輸入變量數(shù)目，使用比較靈活，但只能做成單一輸出，如果需要多路輸出，則要用多片Ic分別實(shí)現(xiàn)，這一點(diǎn)不如譯碼器方便和經(jīng)濟(jì)?？傊N方法各有特點(diǎn)，應(yīng)根據(jù)所設(shè)計(jì)邏輯問題的需要選擇。

參考文獻(xiàn)

篇2

1明確教學(xué)目標(biāo)

不管是哪一門學(xué)科的教學(xué)，明確教學(xué)目標(biāo)都是非常重要的。只有明確了教學(xué)的目標(biāo)，課堂教學(xué)才能夠有序的進(jìn)行。例如，某個(gè)高職機(jī)電院校的教師，其所教育的學(xué)生有一些基本的電子產(chǎn)品裝配的經(jīng)驗(yàn)，他們對(duì)新鮮的事物有較強(qiáng)的接受能力，并且十分喜歡親自動(dòng)手進(jìn)行試驗(yàn)操作。由此，這名教師就通過對(duì)教材的分析和研究，為學(xué)生確立了“了解組合邏輯電路設(shè)計(jì)的步驟及其設(shè)計(jì)思維”的教學(xué)目標(biāo)。這一教學(xué)目標(biāo)需要學(xué)生積極的參與課堂內(nèi)容，并且對(duì)課堂的內(nèi)容進(jìn)行簡單的動(dòng)手操作，制作出簡單的電子產(chǎn)品。在教學(xué)進(jìn)行的過程中，教師采用分組進(jìn)行的教學(xué)方式，將學(xué)生固有的實(shí)習(xí)經(jīng)驗(yàn)應(yīng)用在課堂之中，從而提高學(xué)生的團(tuán)隊(duì)合作精神和學(xué)生對(duì)課堂的興趣。

2改進(jìn)教學(xué)方法

教學(xué)方法是應(yīng)該不斷的改進(jìn)和創(chuàng)新的，固有的教學(xué)方法會(huì)隨著時(shí)代的發(fā)展和特定情況的出現(xiàn)而受到影響，出現(xiàn)弊端。只有不斷更新教學(xué)方法，才能避免舊方式弊端的出現(xiàn)。而且教學(xué)方法的巧妙運(yùn)用能夠明確學(xué)生學(xué)習(xí)的內(nèi)容還能夠提高課堂的積極性和學(xué)生的學(xué)習(xí)興趣。例如，某校教師在課堂教學(xué)中采用情景教學(xué)的方式，在教學(xué)的過程中為學(xué)生設(shè)立各種問題，通過各種方式啟發(fā)學(xué)生自主尋找答案。這種方法大大提高了學(xué)生的學(xué)習(xí)能力。除此之外，采用分組合作的方法或者任務(wù)驅(qū)動(dòng)的方法也對(duì)課堂教學(xué)的效率提高有所幫助。

3教學(xué)的組織和實(shí)施

3.1情景設(shè)置，任務(wù)導(dǎo)入

對(duì)于情景的設(shè)置可以通過播放視頻和圖片的方式來進(jìn)行。例如，為學(xué)生播放中國達(dá)人秀的視頻，讓同學(xué)們對(duì)節(jié)目海選中評(píng)委所使用的表決器進(jìn)行觀察，其后通過圖片的方式對(duì)這種表決器的優(yōu)點(diǎn)及其實(shí)用性進(jìn)行分析和說明：這種表決器在各類綜藝選拔類節(jié)目中普遍應(yīng)用，不僅如此，在體育競賽或者人大表決的時(shí)候也時(shí)常會(huì)應(yīng)用到這種表決器。在視頻和圖片的幫助和引導(dǎo)之下，學(xué)生會(huì)逐漸的對(duì)課堂產(chǎn)生興趣，從而開始對(duì)表決器的組織結(jié)構(gòu)進(jìn)行思考和分析。這種方式就大大的提高了學(xué)生的課堂效率和對(duì)課堂的集中程度。此外，還要做好課堂任務(wù)的布置。視頻和圖片的說明再具體詳盡也不如學(xué)生親自動(dòng)手操作來的直觀具體。所以，除了觀看視頻和圖片之外，教師還可以鼓勵(lì)同學(xué)進(jìn)行簡單的動(dòng)手操作。以表決器為例，教師可以為學(xué)生播放表決器制作的的基本流程和理論，通過教師的講解和學(xué)生自主的觀察，在教師的引導(dǎo)下使學(xué)生運(yùn)用組合邏輯電路設(shè)計(jì)的知識(shí)理論進(jìn)行表決器的基礎(chǔ)設(shè)計(jì)，從而使學(xué)生帶著任務(wù)學(xué)習(xí)，激發(fā)學(xué)生在學(xué)習(xí)過程中的探索精神。

3.2實(shí)施任務(wù)

組合邏輯電路設(shè)計(jì)大約分為四個(gè)步驟：通過對(duì)邏輯問題的分析和理解列出真值表、通過真值表來進(jìn)行邏輯表達(dá)方式的書寫、再將邏輯表達(dá)方式進(jìn)行簡化和變換的輸出、最后畫出電路邏輯圖。在教學(xué)過程中，為了使學(xué)生順利的完成教學(xué)任務(wù)，一定要讓學(xué)生合理有序的進(jìn)行組合邏輯電路的設(shè)計(jì)，并且在教學(xué)的過程中對(duì)學(xué)生加以啟發(fā)，使學(xué)生能夠自主的思考問題并且提出問題。鼓勵(lì)學(xué)生進(jìn)行積極的思考，活躍自己的思維。也可以采用分組的形式對(duì)教學(xué)任務(wù)進(jìn)行實(shí)行。將學(xué)生分成固定人數(shù)的小組，對(duì)小組內(nèi)的各個(gè)成員進(jìn)行合理具體的分工，這些分工可以包括采供部、銷售部、產(chǎn)品研發(fā)部等等。其中采購部主要負(fù)責(zé)實(shí)驗(yàn)操作中所需要零件和工具的采集購買，以及對(duì)零件、儀器和制作出來的成品進(jìn)行效果檢測。

銷售部的成員可以負(fù)責(zé)小組制作的產(chǎn)品在目前市場中的市場調(diào)研和信息采集。產(chǎn)品研發(fā)部可以負(fù)責(zé)查閱各項(xiàng)資料和相關(guān)的文獻(xiàn)，對(duì)所要制作的產(chǎn)品進(jìn)行深入的研究，并且及時(shí)對(duì)其所具有的新功能、這個(gè)物品在市場上的反饋以及其上一次進(jìn)行的改良時(shí)間進(jìn)行了解和分析，使小組將要制作的物品能夠適應(yīng)現(xiàn)代市場的需求，有合理的實(shí)用性。通過合理的分工合作和職能分配，可以將學(xué)生全部帶入到動(dòng)手操作的過程之中，并且使學(xué)生在各項(xiàng)調(diào)查和分析的過程中了解到更多關(guān)于組合邏輯電路設(shè)計(jì)的知識(shí)，使學(xué)生在學(xué)習(xí)組合邏輯電路設(shè)計(jì)的時(shí)候有更加清晰的認(rèn)識(shí)，提高學(xué)生的動(dòng)手能力和思考能力，調(diào)動(dòng)了學(xué)生在課堂上學(xué)習(xí)的主觀能動(dòng)性。除此之外，在任務(wù)計(jì)劃推行的過程中，教師也要對(duì)學(xué)生的操作能力和實(shí)踐經(jīng)驗(yàn)充分的了解和考慮，在課堂上教師主要負(fù)責(zé)引導(dǎo)學(xué)生，而學(xué)生作為課堂的主體來展開教學(xué)內(nèi)容。教師可以通過多媒體講解等方式來對(duì)學(xué)生作出示范，從而引導(dǎo)學(xué)生進(jìn)行正確的實(shí)踐流程。

此外，教師還要對(duì)學(xué)生無法掌握的重點(diǎn)和難點(diǎn)進(jìn)行歸納和總結(jié)，將這些重點(diǎn)、難點(diǎn)詳細(xì)的為學(xué)生進(jìn)行講解，還要對(duì)學(xué)生容易出現(xiàn)操作錯(cuò)誤的部分進(jìn)行及時(shí)的糾正和正確的操作演示。在學(xué)生遇到操作瓶頸的時(shí)候給予學(xué)生適當(dāng)?shù)膯⑹竞蛶椭?，避免學(xué)生產(chǎn)生消極情緒。將自己的經(jīng)驗(yàn)以及一些操作技巧傳授給學(xué)生。例如，在進(jìn)行操作的時(shí)候發(fā)現(xiàn)某一個(gè)小組的成員只懂得理論邏輯，并沒有具體的實(shí)踐經(jīng)驗(yàn)，這就需要教師幫助學(xué)生對(duì)電路的設(shè)計(jì)進(jìn)行構(gòu)建以及變量的輸出處理等等問題。在教師的協(xié)助之下學(xué)生通過自己的思考得出答案。在任務(wù)完成之后，小組成員之間要進(jìn)行經(jīng)驗(yàn)的交流和總結(jié)，歸納出本組所出現(xiàn)過的問題和情況。并且將小組作品進(jìn)行班級(jí)內(nèi)的展示，選派一位同學(xué)對(duì)本組產(chǎn)品的構(gòu)造原理、設(shè)計(jì)思路等內(nèi)容進(jìn)行闡述和分析。最后教師對(duì)各組的產(chǎn)品進(jìn)行分析和評(píng)價(jià)，及時(shí)向?qū)W生反饋學(xué)生操作中所出現(xiàn)的各類常見問題。對(duì)優(yōu)秀的小組進(jìn)行鼓勵(lì)和贊賞，增強(qiáng)學(xué)生學(xué)習(xí)的自信心。

4結(jié)束語

篇3

【關(guān)鍵詞】組合邏輯電路；電路設(shè)計(jì)；解決方法

隨著數(shù)字電子技術(shù)的不斷發(fā)展，數(shù)字電路已被廣泛應(yīng)用于現(xiàn)代數(shù)字通信、自動(dòng)控制、數(shù)字計(jì)算機(jī)、數(shù)字測量等各個(gè)領(lǐng)域，并已深入我們的日常生活中。數(shù)字電路又稱邏輯電路，可分為組合邏輯電路和時(shí)序邏輯電路兩種。它們的區(qū)別在于時(shí)序邏輯電路有存儲(chǔ)單元，具有記憶功能。而組合邏輯電路沒有，它只由常用門電路組合而成，即沒有從輸出到輸入的反饋連接，它的輸出僅決定于該時(shí)刻的輸入狀態(tài)。在對(duì)組合邏輯電路原理進(jìn)行設(shè)計(jì)時(shí)，可采用以下方法步驟：（1）分析設(shè)計(jì)要求，理清輸入與輸出的端口數(shù)和相互關(guān)系；（2）根據(jù)分析結(jié)果，設(shè)定變量并進(jìn)行狀態(tài)賦值，再列出相應(yīng)的真值表；（3）由真值表寫出邏輯電路的輸出表達(dá)式；（4）利用卡諾圖或邏輯公式將輸出表達(dá)式進(jìn)行化簡；（5）根據(jù)最簡表達(dá)式畫出相應(yīng)邏輯電路圖。按照上述方法步驟，組合邏輯電路原理設(shè)計(jì)就完成了，但實(shí)際設(shè)計(jì)工作除此之外，還包括電路器件的選擇，安裝和調(diào)試等過程。而往往就是在這些環(huán)節(jié)中容易遇到問題，現(xiàn)將常遇問題及解決方法歸納如下：

1.接口電路的電平轉(zhuǎn)換

在設(shè)計(jì)組合邏輯電路時(shí)，常常由于速度、功耗和帶負(fù)載能力等問題需要將TTL門電路和CMOS門電路混合使用。這兩種門電路的電源電壓、參數(shù)指標(biāo)等均有所不同，因此不能直接連接，而需要借助于接口電路。接口電路是指不同類型邏輯門電路之間或邏輯門電路與外部電路之間有效連接的中間電路。接口電路的設(shè)計(jì)主要分以下兩種情況：第一，用TTL門電路驅(qū)動(dòng)CMOS門電路。TTL門電路的電源電壓為+5V，而CMOS的電源電壓范圍是3～18V，因此需要將TTL輸出的高電平值升高來驅(qū)動(dòng)CMOS門電路。方法是利用TTL門電路中的OC門做接口，適當(dāng)選取OC門的外接電源和電阻來滿足CMOS門電路對(duì)電源電壓的要求。由OC門的功能分析可知，OC門輸出的低電平約等于0.3V，高電平約等于UCC。所以，改變電源電壓可以方便地改變其輸出高電平。圖1第二，用CMOS門電路驅(qū)動(dòng)TTL門電路。方法是應(yīng)用六反相緩沖器等專用接口器件直接驅(qū)動(dòng)TTL負(fù)載電路，如圖1所示。這類專用接口器件使用電源為+5V電源，與TTL負(fù)載電路一致，輸入端允許超過電源電壓，可與CMOS門電路電源相配合使用。

2.扇入問題

扇入問題是指門電路輸入端口與實(shí)際電路輸入端口的關(guān)系，一般分以下兩種情況：（1）門電路多余輸入端的處理設(shè)計(jì)電路時(shí)，需要用到的集成門電路的輸入端多于實(shí)際電路需要的輸入端數(shù)時(shí)，就需要將多余的輸入端進(jìn)行處理。在保證輸入正確邏輯電平的條件下，可將多余的輸入端接高電平或低電平。如果是與門或與非門，應(yīng)將多余的輸入端接高電平；如果是或門或或非門，應(yīng)將多余的輸入端接地或接低電平。為防止干擾，多余的輸入端一般不能懸空。接高、低電平的方法可通過限流電阻接正電源或地，也可直接和地相連接，如圖2所示。但要注意輸入端所接的電阻不能過大，否則將改變輸入邏輯狀態(tài)。（2）門電路輸入端少于實(shí)際電路需要輸入端的處理當(dāng)用到的集成門電路的輸入端少于實(shí)際電路需要的輸入端數(shù)時(shí)，可采用分組的方法進(jìn)行解決。例如，實(shí)際電路需要與非門輸入端口為A、B、C、D共4個(gè)，但集成門電路是2輸入端與非門，可按以下分組連接解決，輸出Y=，如圖3所示。

3.扇出問題

邏輯電路的扇出問題，主要是指它的帶負(fù)載能力，即在設(shè)計(jì)電路時(shí)，可能存在一個(gè)門電路的輸出端所帶的負(fù)載門太多，超出了它的帶負(fù)載能力。門電路的帶負(fù)載能力主要通過扇出系數(shù)N來說明，它代表電路能驅(qū)動(dòng)同類型門電路的最大個(gè)數(shù)。當(dāng)輸出高電平、帶拉電流負(fù)載時(shí)：如果NH≠NL，則把較小的個(gè)數(shù)定義為扇出系數(shù)。在設(shè)計(jì)電路時(shí)，可采用扇出系數(shù)大的門電路作為輸出門。在設(shè)計(jì)組合邏輯電路時(shí)，除了以上所分析的問題外，還有一些細(xì)節(jié)需要注意的。如：用中規(guī)模集成電路實(shí)現(xiàn)組合函數(shù)會(huì)使電路連接簡單很多；對(duì)邏輯表達(dá)式的變換與化簡，是盡可能使其與給定的組合邏輯器件的形式一致，而不是單純簡化；設(shè)計(jì)時(shí)應(yīng)考慮合理充分地應(yīng)用組合器件的功能，應(yīng)盡量選用結(jié)構(gòu)原理比較簡單的，但數(shù)量又少的器件來滿足設(shè)計(jì)要求。綜上所述，要成功設(shè)計(jì)出一個(gè)組合邏輯電路不容易，要設(shè)計(jì)一個(gè)結(jié)構(gòu)簡單、功能完整、參數(shù)合理的組合邏輯電路就更難，這需要設(shè)計(jì)者不斷地去嘗試、安裝和調(diào)試，從設(shè)計(jì)的過程去積累經(jīng)驗(yàn)。

參考文獻(xiàn)

[1]余孟嘗.數(shù)字電子技術(shù)基礎(chǔ)簡明教程(第三版)[M].高等教育出版社,2007,01.

[2]秀.電工電子學(xué)[M].高等教育出版社,2014,07.

篇4

關(guān)鍵詞： 數(shù)字電路設(shè)計(jì)； 現(xiàn)代數(shù)字邏輯設(shè)計(jì)方法； 數(shù)字電路教學(xué)改革； 轉(zhuǎn)換真值表

中圖分類號(hào)： TN710?34； TP302.1 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）07?0139?04

Research on the necessity of change in digital circuit design method

based on CPLD/FPGA

SHUANG Kai， CAI Hong?ming

（College of Geophysics and Information Engineering， China University of Petroleum （Beijing）， Beijing 102249， China）

Abstract： Application of large?scale programmable logic device has brought great flexibility to digital system design. The introduction of standard logic design language has greatly changed the design method， design process and design concepts of traditional digital system. As a technical foundation teaching link in the university， it should be adjusted accordingly. The problems of the traditional design approach and advantages of modern logic design methods are compared through the combinational logic and sequential logic design examples. By contrast， the modern logic design techniques has replaced the traditional method of digital system design and become the mainstream of the digital circuit design， which is the inevitable trend of development of electronic technology.

Keyword： digital circuit design； modern digital logic design method； digital circuit teaching reform； conversion truth table

0 引 言

20世紀(jì)90年代，國際上電子和計(jì)算機(jī)技術(shù)較為先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過類似軟件編程的方式對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使硬件設(shè)計(jì)像軟件設(shè)計(jì)那樣方便快捷。這就極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了數(shù)字邏輯電路設(shè)計(jì)技術(shù)的迅速發(fā)展。本文通過幾個(gè)設(shè)計(jì)實(shí)例的對(duì)比闡述一個(gè)道理，隨著數(shù)字電路中先進(jìn)設(shè)計(jì)方法的引入，高等學(xué)校中數(shù)字電子技術(shù)的教學(xué)內(nèi)容必須隨之得到改善，使之與技術(shù)進(jìn)步相互適應(yīng)[1?3]。

數(shù)字電路根據(jù)邏輯功能的特點(diǎn)，分成兩類，一類叫組合邏輯電路（簡稱組合電路），另一類是時(shí)序邏輯電路（簡稱時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路初態(tài)無關(guān)。而時(shí)序邏輯電路任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，還取決于電路原來的狀態(tài)。本文從這兩方面就傳統(tǒng)手工設(shè)計(jì)存在的問題進(jìn)行討論。

1 組合邏輯設(shè)計(jì)中傳統(tǒng)設(shè)計(jì)方法與可編程邏輯

設(shè)計(jì)方法的對(duì)比

列真值表，邏輯關(guān)系式，邏輯化簡是組合邏輯設(shè)計(jì)的幾個(gè)重要步驟。但這一經(jīng)典的組合邏輯設(shè)計(jì)步驟并不總是必須的。實(shí)現(xiàn)特定邏輯功能的邏輯電路也是多種多樣的。為了使邏輯電路的設(shè)計(jì)更簡潔，通過各種方法對(duì)邏輯表達(dá)式進(jìn)行化簡是必要的。組合電路設(shè)計(jì)就是用最簡單的邏輯電路實(shí)現(xiàn)給定邏輯表達(dá)式。在滿足邏輯功能和技術(shù)要求基礎(chǔ)上，力求電路簡單、可靠。實(shí)現(xiàn)組合邏輯函數(shù)可采用基本門電路，也可采用中、大規(guī)模集成電路。

例1：三個(gè)人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定這一邏輯問題[4?5]。在“三人表決”問題中，將三個(gè)人的意見分別設(shè)置為邏輯變量A、B、C，只能有同意或不同意兩種意見。將表決結(jié)果設(shè)置為邏輯函數(shù)F，結(jié)果也只有“通過”與“不通過”兩種情況。

傳統(tǒng)的邏輯設(shè)計(jì)需要由下面的4個(gè)步驟完成：

（1） 列真值表

對(duì)于邏輯變量A、B、C，設(shè)同意為邏輯1，不同意為邏輯0。對(duì)于邏輯函數(shù)F，設(shè)表決通過為邏輯1，不通過為邏輯0。

根據(jù)“少數(shù)服從多數(shù)”的原則，將輸入變量不同取值組合與函數(shù)值間的對(duì)應(yīng)關(guān)系列成表，得到函數(shù)的真值表如表1所示。

表1 例1的真值表（共有23=8行）

[A＼&B＼&C＼&F＼&0＼&0＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&0＼&1＼&1＼&1＼&1＼&0＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&]

（2） 列邏輯函數(shù)表達(dá)式

三人表決器的邏輯表達(dá)式為：

[F=ABC+ABC+ABC+ABC] （1）

設(shè)N為上式中的邏輯項(xiàng)數(shù)，這時(shí)，共有邏輯項(xiàng)[N=C23+C33=4]項(xiàng)。

（3） 邏輯化簡

三人表決器的邏輯表達(dá)式可化簡為：

[F=BC+AC+AB]

（4） 畫出邏輯電路圖如圖1所示。

盡管上面的分析看上去沒有錯(cuò)誤，但上例中的“三人表決器”設(shè)計(jì)給學(xué)生一個(gè)誤導(dǎo)，好像按照上述的設(shè)計(jì)步驟就可以進(jìn)行組合邏輯設(shè)計(jì)了?？梢酝茖?dǎo)，若表決人數(shù)用[p]來表示，邏輯表達(dá)式的項(xiàng)數(shù)為[Np=k=p2+1pCkp，]其中[Ckp]為邏輯項(xiàng)的組合數(shù)。以[p=7]為例，這時(shí)表1中的表項(xiàng)為27=128項(xiàng)，式（1）中的邏輯項(xiàng)數(shù)N變?yōu)閇N7=C47+C57+C67+C77=64]。

圖1 例1的邏輯圖

顯然，隨著表決者數(shù)量的增加，邏輯項(xiàng)數(shù)急劇增加，真值表不易繪制，邏輯公式無法手工書寫，邏輯化簡也非常困難。

多數(shù)表決器的邏輯公式由于過多的項(xiàng)數(shù)不易采用公式法化簡。如果采用卡諾圖化簡法也會(huì)因輸入變量過多而導(dǎo)致傳統(tǒng)化簡方法失效。

標(biāo)準(zhǔn)邏輯設(shè)計(jì)語言的出現(xiàn)給大規(guī)模邏輯設(shè)計(jì)帶來了新的希望。硬件描述語言（HDL）的采用可以使設(shè)計(jì)者的精力集中于所設(shè)計(jì)的邏輯本身，不必過多的考慮如何實(shí)現(xiàn)這個(gè)邏輯以及需要用哪些定型的邏輯模塊。這在以往中小規(guī)模集成電路邏輯設(shè)計(jì)與大規(guī)?？删幊踢壿嬙O(shè)計(jì)方法上產(chǎn)生了本質(zhì)的差別。Verilog是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。在此，用Verilog設(shè)計(jì)一個(gè)“七人表決”邏輯，以考察采用現(xiàn)代邏輯設(shè)計(jì)方法較傳統(tǒng)設(shè)計(jì)方法的優(yōu)勢。

在表決器的設(shè)計(jì)中，關(guān)鍵是對(duì)輸入變量中為1的表決結(jié)果進(jìn)行計(jì)數(shù)，如果把全部的邏輯狀態(tài)列表分析，勢必存在冗余的設(shè)計(jì)資源。根據(jù)多數(shù)表決的性質(zhì)，考慮采用加法邏輯來統(tǒng)計(jì)表決結(jié)果，之后再判決加法器輸出中1的個(gè)數(shù)即可實(shí)現(xiàn)該邏輯。Verilog設(shè)計(jì)如圖2所示。

圖2 七人表決的Verilog邏輯

在“七人表決”邏輯中，不再專注于每個(gè)邏輯變量狀態(tài)的變化，只抓住關(guān)鍵問題多數(shù)表決有效，并用條件操作符“？”設(shè)計(jì)出所需的Verilog行為邏輯，剩下的實(shí)現(xiàn)問題交由計(jì)算機(jī)綜合（synthesis）?？梢钥吹?，采用標(biāo)準(zhǔn)化的硬件描述語言，能有效地避開以往組合邏輯設(shè)計(jì)中逐一考察每個(gè)輸入邏輯狀態(tài)所帶來的邏輯狀態(tài)分析的爆炸，從而可以用較短的設(shè)計(jì)時(shí)間得到正確的邏輯輸出。眾所周知，加法器、比較器都是傳統(tǒng)的組合邏輯教學(xué)內(nèi)容，但以往的教學(xué)中由于采用手工分析方法，很難把這些不同的邏輯設(shè)計(jì)內(nèi)容綜合考慮進(jìn)來。筆者認(rèn)為，現(xiàn)代邏輯設(shè)計(jì)方法的引入將逐漸轉(zhuǎn)化人們對(duì)傳統(tǒng)邏輯設(shè)計(jì)中的關(guān)注點(diǎn)，勢必引起邏輯設(shè)計(jì)教學(xué)方法的更新。有必要加大邏輯功能綜合設(shè)計(jì)的內(nèi)容，減少元器件級(jí)邏輯單元選型在教學(xué)中的比例。

2 時(shí)序邏輯設(shè)計(jì)中傳統(tǒng)設(shè)計(jì)方法與現(xiàn)代可編程

邏輯設(shè)計(jì)方法的對(duì)比

數(shù)字電路的另一類設(shè)計(jì)內(nèi)容是時(shí)序邏輯設(shè)計(jì)。時(shí)序邏輯設(shè)計(jì)分為同步與異步時(shí)序邏輯設(shè)計(jì)。一般地，同步時(shí)序邏輯設(shè)計(jì)的難度要高于異步時(shí)序邏輯。因此，也在時(shí)序邏輯電路設(shè)計(jì)上占有較多的學(xué)時(shí)。如果在教學(xué)改革中僅把可編程邏輯設(shè)計(jì)作為傳統(tǒng)時(shí)序邏輯設(shè)計(jì)內(nèi)容的補(bǔ)充，不但不能使學(xué)生體會(huì)到先進(jìn)的計(jì)算機(jī)輔助邏輯設(shè)計(jì)所帶來的便捷，還可能使學(xué)生按照傳統(tǒng)的手工時(shí)序邏輯設(shè)計(jì)步驟去理解可編程時(shí)序邏輯，導(dǎo)致時(shí)序邏輯設(shè)計(jì)的復(fù)雜化，增加邏輯驗(yàn)證的成本。因此，有必要探討傳統(tǒng)設(shè)計(jì)方法與現(xiàn)代邏輯設(shè)計(jì)方法之間的差別。下面根據(jù)一個(gè)典型的時(shí)序邏輯設(shè)計(jì)來說明。

例2：試設(shè)計(jì)一個(gè)序列編碼檢測器[6?7]，當(dāng)檢測到輸入信號(hào)出現(xiàn)110序列時(shí)，電路輸出1，否則輸出0。

這個(gè)序列編碼檢測器如果按照傳統(tǒng)的時(shí)序設(shè)計(jì)步驟，將會(huì)異常繁瑣：

（1） 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表

從給定的邏輯功能可知，電路有一個(gè)輸入信號(hào)A和一個(gè)輸出信號(hào)Y，電路功能是對(duì)輸入信號(hào)A的編碼序列進(jìn)行檢測，一旦檢測到信號(hào)A出現(xiàn)連續(xù)編碼為110的序列時(shí)，輸出為1，檢測到其他編碼序列時(shí)，輸出為0。

設(shè)電路的初始狀態(tài)為a，如圖3中箭頭所指。在此狀態(tài)下，電路輸出[Y=0，]這時(shí)可能的輸入有[A=0]和[A=1]兩種情況。當(dāng)CP脈沖相應(yīng)邊沿到來時(shí)，若[A=0，]則是收到0，應(yīng)保持在狀態(tài)a不變；若[A=1，]則轉(zhuǎn)向狀態(tài)[b，]表示電路收到一個(gè)1。當(dāng)在狀態(tài)[b]時(shí)，若輸入[A=0，]則表明連續(xù)輸入編碼為10，不是110，則應(yīng)回到初始狀態(tài)[a，]重新開始檢測；若[A=1，]則進(jìn)入狀態(tài)[c，]表示已連續(xù)收到兩個(gè)1。在狀態(tài)[c]時(shí)，若A=0，表明已收到序列編碼110，則輸出[Y=1，]并進(jìn)入狀態(tài)d；若[A=1，]則收到的編碼為111，應(yīng)保持在狀態(tài)[c]不變，看下一個(gè)編碼輸入是否為[A=0；]由于尚未收到最后的0，故輸出仍為0。在狀態(tài)[d，]若輸入[A=0，]則應(yīng)回到狀態(tài)[a，]重新開始檢測；若[A=1，]電路應(yīng)轉(zhuǎn)向狀態(tài)[b，]表示在收到110之后又重新收到一個(gè)1，已進(jìn)入下一輪檢測；在[d]狀態(tài)下，無論[A]為何值，輸出[Y]均為0。根據(jù)上述分析，可以得出如圖3所示的原始狀態(tài)圖和表2所示的原始狀態(tài)表。

圖3 例2的原始狀態(tài)圖

表2 例2的原始狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

[d]＼&[d1]

[a/0]＼&[c/0]

[b/0]＼&]

（2） 狀態(tài)化簡

觀察表2現(xiàn)態(tài)欄中[a]和[d]兩行可以看出，當(dāng)[A=0]和[A=1]時(shí)，分別具有相同的次態(tài)[a、][b]及相同的輸出0，因此，[a]和[d]是等價(jià)狀態(tài)，可以合并。最后得到化簡后的狀態(tài)表，見表3。

表3 例2經(jīng)化簡的狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

＼&[a1]

＼&[c/0]

＼&]

（3） 狀態(tài)分配

化簡后的狀態(tài)有三個(gè)，可以用2位二進(jìn)制代碼組合（00，01，10，11）中的任意三個(gè)代碼表示，用兩個(gè)觸發(fā)器組成電路。觀察表3，當(dāng)輸入信號(hào)A=1時(shí)，有abc的變化順序，當(dāng)A=0時(shí)，又存在ca的變化。綜合兩方面考慮，這里采取00011100的變化順序，會(huì)使其中的組合電路相對(duì)簡單。于是，令a=00，b=01，c=11，得到狀態(tài)分配后的狀態(tài)圖，如圖4所示。

圖4 例2狀態(tài)分配后的狀態(tài)圖

（4） 選擇觸發(fā)器類型

這里選用邏輯功能較強(qiáng)的JK觸發(fā)器可以得到較簡化的組合電路。

（5） 確定激勵(lì)方程組和輸出方程組

用JK觸發(fā)器設(shè)計(jì)時(shí)序電路時(shí)，電路的激勵(lì)方程需要間接導(dǎo)出。表4所示的JK觸發(fā)器特性表提供了在不同現(xiàn)態(tài)和輸入條件下所對(duì)應(yīng)的次態(tài)。而在時(shí)序電路設(shè)計(jì)時(shí)，狀態(tài)表已列出現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系，希望推導(dǎo)出觸發(fā)器的激勵(lì)條件。所以需將特性表做適當(dāng)變換，以給定的狀態(tài)轉(zhuǎn)換為條件，列出所需求的輸入信號(hào)，稱為激勵(lì)表。根據(jù)表4建立的JK觸發(fā)器激勵(lì)表如表5所示。表中的[x]表示其邏輯值與該行的狀態(tài)轉(zhuǎn)換無關(guān)。

表4 JK觸發(fā)器特性表

[[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&]

表5 JK觸發(fā)器的激勵(lì)表

[[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&0＼&0＼&0＼&[x]＼&1＼&0＼&[x]＼&1＼&0＼&1＼&1＼&[x]＼&1＼&1＼&[x]＼&0＼&]

根據(jù)圖4和表5可以列出狀態(tài)轉(zhuǎn)換真值表及兩個(gè)觸發(fā)器所要求的激勵(lì)信號(hào)，見表6。

表6 例2的狀態(tài)轉(zhuǎn)換真值表及激勵(lì)信號(hào)

[[Qn1]＼&[Qn0]＼&[A]＼&[Qn+11]＼&[Qn+10]＼&[Y]＼& 激勵(lì)信號(hào)＼&[J1]＼&[K1]＼&[J0]＼&[K0]＼&0＼&0＼&0＼&0＼&0＼&0＼&0＼&[x]＼&0＼&[x]＼&0＼&0＼&1＼&0＼&1＼&0＼&0＼&[x]＼&1＼&[x]＼&0＼&1＼&0＼&0＼&0＼&0＼&0＼&[x]＼&[x]＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&[x]＼&[x]＼&0＼&1＼&1＼&0＼&0＼&0＼&1＼&[x]＼&1＼&[x]＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&[x]＼&0＼&[x]＼&0＼&]

據(jù)此，分別畫出兩個(gè)觸發(fā)器的輸入J、K和電路輸出Y的卡諾圖，如圖5所示。圖中，不使用的狀態(tài)均以無關(guān)項(xiàng)x填入。

圖5 激勵(lì)信號(hào)及輸出信號(hào)的卡諾圖

化簡后得到激勵(lì)方程組和輸出方程。

[J1=Q0AK1=AJ0=AK0=AY=Q1A]

（6） 畫出邏輯圖，并檢查自啟動(dòng)能力

根據(jù)激勵(lì)方程組和輸出方程畫出邏輯圖，如圖6所示。

圖6 例2的邏輯圖

如果發(fā)現(xiàn)所設(shè)計(jì)的電路不能自啟動(dòng)，還應(yīng)修改設(shè)計(jì)，直到能自啟動(dòng)為止。

由上面所列舉的設(shè)計(jì)方法可以想見，繼續(xù)增加檢測位數(shù)會(huì)使邏輯設(shè)計(jì)更加復(fù)雜。

從上例可以看到，傳統(tǒng)的時(shí)序邏輯設(shè)計(jì)方法盡管可以用來實(shí)現(xiàn)時(shí)序邏輯的設(shè)計(jì)，但設(shè)計(jì)步驟不僅復(fù)雜且需要設(shè)計(jì)者大費(fèi)周折?？梢灶A(yù)見，使用傳統(tǒng)的時(shí)序邏輯設(shè)計(jì)方法設(shè)計(jì)復(fù)雜時(shí)序電路的難度很大。那么，采用什么方法才能使教學(xué)與現(xiàn)代邏輯設(shè)計(jì)技術(shù)接軌呢？

時(shí)序電路也被稱為有限狀態(tài)機(jī)（FSM）[6，8]，因?yàn)樗鼈兊墓δ苄袨榭梢杂糜邢薜臓顟B(tài)個(gè)數(shù)來表示。在與可編程邏輯設(shè)計(jì)的對(duì)比分析中，這里采用FSM設(shè)計(jì)這個(gè)序列檢測器。

根據(jù)圖3的狀態(tài)轉(zhuǎn)換圖（采用圖4中化簡的狀態(tài)轉(zhuǎn)換圖亦可），給邏輯狀態(tài)[a，b，c，d]分別分配以Gray編碼（00，01，11，10）。之所以采用Gray編碼方法，是可以省掉序列檢測中的計(jì)數(shù)檢測。序列檢測器的FSM邏輯如圖7所示。經(jīng)仿真驗(yàn)證，符合設(shè)計(jì)要求。

圖7 例2的FSM實(shí)現(xiàn)

從上面的對(duì)比可以看出，傳統(tǒng)時(shí)序邏輯設(shè)計(jì)以人工邏輯分析為基礎(chǔ)，現(xiàn)有邏輯器件為基礎(chǔ)構(gòu)件，歷經(jīng)基本邏輯方程轉(zhuǎn)換及最后的狀態(tài)驗(yàn)證等多個(gè)環(huán)節(jié)，設(shè)計(jì)周期長，僅適合設(shè)計(jì)小規(guī)模、時(shí)序簡單的邏輯單元[9]；現(xiàn)代標(biāo)準(zhǔn)邏輯設(shè)計(jì)語言的設(shè)計(jì)方法以邏輯狀態(tài)轉(zhuǎn)換本身為要點(diǎn)，從邏輯門與觸發(fā)器級(jí)邏輯設(shè)計(jì)上升的行為邏輯設(shè)計(jì)，更易于用來設(shè)計(jì)復(fù)雜的現(xiàn)代大規(guī)模時(shí)序邏輯。

3 結(jié) 論

現(xiàn)代邏輯設(shè)計(jì)方法的引入將逐漸轉(zhuǎn)化人們對(duì)傳統(tǒng)邏輯設(shè)計(jì)的關(guān)注點(diǎn)，大學(xué)基礎(chǔ)教學(xué)中邏輯電路的設(shè)計(jì)方法也應(yīng)隨著這一技術(shù)的引入更新它的內(nèi)容，改變傳統(tǒng)邏輯設(shè)計(jì)占主導(dǎo)地位的現(xiàn)狀?？梢灶A(yù)見，大規(guī)?？删幊踢壿嬈骷囊雽?huì)從根本上改變數(shù)字電子技術(shù)的教學(xué)模式。現(xiàn)代邏輯設(shè)計(jì)概念的引入，減少手工邏輯設(shè)計(jì)方法的比重、增加現(xiàn)代數(shù)字電路設(shè)計(jì)方法，注重基本概念的靈活運(yùn)用都是數(shù)字電路教學(xué)改革的選題。廣泛開展現(xiàn)代邏輯設(shè)計(jì)方法的研究，勢必帶來邏輯設(shè)計(jì)方法教學(xué)的變革。對(duì)于高等學(xué)校的教師來說，做好改革的思想準(zhǔn)備已經(jīng)是刻不容緩的了。

參考文獻(xiàn)

[1] 鮑家元，毛文林.數(shù)字邏輯[M].北京：高等教育出版社，2002.

[2] 呂樂，楊愛琴.談《數(shù)字電路與邏輯設(shè)計(jì)》課程教學(xué)改革[J].中國成人教育，2008（3）：125?127.

[3] 李小珉，葉曉慧.深化《數(shù)字電路與邏輯設(shè)計(jì)》課程改革[J].長江大學(xué)學(xué)報(bào)：自科版，2004，1（4）：124?125.

[4] 侯建軍，路而紅，熊華剛，等.數(shù)字電子技術(shù)基礎(chǔ)[M].2版.北京：高等教育出版社，2007.

[5] 易亞軍.《數(shù)字電子技術(shù)》教學(xué)研究[J].教育研究，2008（6）：121?122.

[6] 康華光，鄒壽彬，秦臻.電子技術(shù)基礎(chǔ)：數(shù)字部分[M].5版.北京：高等教育出版社，2006.

[7] 鄧水先.《數(shù)字邏輯電路》課程的教改探索[J].職業(yè)教育研究，2008（8）：68?69.

篇5

關(guān)鍵詞：數(shù)字邏輯；課堂教學(xué)；實(shí)驗(yàn)教學(xué)

作者簡介：徐銀霞（1979-），女，湖北武漢人，武漢工程大學(xué)計(jì)算機(jī)科學(xué)與工程學(xué)院，講師。（湖北 武漢 430073）

中圖分類號(hào)：G642.421 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-0079（2013）28-0104-02

“數(shù)字邏輯”是計(jì)算機(jī)專業(yè)一門重要的硬件基礎(chǔ)課程，其主要目的是使學(xué)生掌握數(shù)字系統(tǒng)分析與設(shè)計(jì)的理論知識(shí)，熟悉各種不同規(guī)模的邏輯器件，掌握各類邏輯電路分析與設(shè)計(jì)的基本方法，為數(shù)字計(jì)算機(jī)或其它硬件電路分析與設(shè)計(jì)奠定基礎(chǔ)。[1]“數(shù)字邏輯”課程教學(xué)一般采用課堂教學(xué)與實(shí)驗(yàn)教學(xué)相結(jié)合的方式，使得學(xué)生掌握數(shù)字電路分析與設(shè)計(jì)的一些理論知識(shí)，同時(shí)培養(yǎng)學(xué)生電路設(shè)計(jì)、制作與調(diào)試以及分析問題、解決問題的能力。學(xué)生的學(xué)習(xí)效果一直是教學(xué)當(dāng)中的重中之重，因此如何有效利用有限的理論與實(shí)驗(yàn)教學(xué)時(shí)間培養(yǎng)學(xué)生的綜合素質(zhì)是一個(gè)值得探討的問題。筆者結(jié)合多年的教學(xué)實(shí)踐經(jīng)驗(yàn)，分別對(duì)課堂教學(xué)和實(shí)驗(yàn)教學(xué)環(huán)節(jié)就“數(shù)字邏輯”課程的教學(xué)方法做一次探討。

一、“數(shù)字邏輯”課程的課堂教學(xué)

課堂教學(xué)效果直接決定學(xué)生理論知識(shí)掌握的程度，也影響隨后的實(shí)驗(yàn)及實(shí)踐能否順利進(jìn)行。在課堂教學(xué)中采用任務(wù)式教學(xué)、課堂討論、電路仿真演示以及硬件描述語言電路設(shè)計(jì)等方式進(jìn)行教學(xué)，取得了滿意的效果。

1.任務(wù)式教學(xué)

明確任務(wù)，使學(xué)生掌握方法，做到舉一反三。教學(xué)過程中將 “數(shù)字邏輯”課程的知識(shí)點(diǎn)歸納整理成若干個(gè)任務(wù)。比如數(shù)字電路按邏輯功能分成組合邏輯電路和時(shí)序邏輯電路兩大類，主要的問題是電路分析與設(shè)計(jì)兩個(gè)方面。按電路規(guī)模要求重點(diǎn)掌握的是小規(guī)模和中規(guī)模電路，所以任務(wù)主要有小規(guī)模組合電路的分析、小規(guī)模組合電路的設(shè)計(jì)、中規(guī)模組合集成芯片、中規(guī)模組合電路分析、中規(guī)模組合電路設(shè)計(jì)；小規(guī)模時(shí)序電路分析、小規(guī)模時(shí)序電路設(shè)計(jì)、中規(guī)模時(shí)序集成芯片、中規(guī)模時(shí)序電路分析、中規(guī)模時(shí)序電路設(shè)計(jì)等等。對(duì)于每一個(gè)問題明確任務(wù)，分析解決辦法，歸納一般的解答步驟及注意事項(xiàng)，舉例證明方法的可行性。比如對(duì)于中規(guī)模組合芯片的學(xué)習(xí)，僅以數(shù)據(jù)選擇器為例，引導(dǎo)學(xué)生上網(wǎng)查閱芯片資料，閱讀資料找出芯片的功能表、輸出表達(dá)式，邏輯圖和引腳圖以及典型應(yīng)用。這樣，學(xué)生不僅掌握了該芯片的全部知識(shí)要點(diǎn)，還可以掌握中規(guī)模組合集成芯片這類芯片的學(xué)習(xí)方法。此后，對(duì)于所有此類芯片學(xué)生都能夠通過自行查找芯片資料來掌握，節(jié)約了課堂時(shí)間，學(xué)生也獲得了自主學(xué)習(xí)的成就感。

2.增加課堂討論

精講多練，給予學(xué)生充分的討論時(shí)間。為提高學(xué)習(xí)效果，在提出任務(wù)、介紹原理及方法后，布置課堂練習(xí)。學(xué)生可以一邊練習(xí)一邊自由討論，已理解的同學(xué)在討論中充當(dāng)老師，可以加深印象，鞏固知識(shí)；而沒有理解的同學(xué)可以在討論中積極主動(dòng)地學(xué)習(xí)，同時(shí)也激發(fā)了學(xué)生后續(xù)學(xué)習(xí)的積極性，比教師反復(fù)講解的效果好。這種方式可以避免“滿堂灌”式的教學(xué)方式，活躍課堂氣氛，創(chuàng)造學(xué)習(xí)氛圍，提高學(xué)習(xí)興趣，實(shí)踐證明取得了良好的效果。

3.電路仿真演示

在數(shù)字電路分析與設(shè)計(jì)的理論教學(xué)過程中，很多學(xué)生會(huì)覺得枯燥且難以理解。借助Multisim11.0仿真軟件進(jìn)行數(shù)字電路的模擬和課堂演示，可以直觀地顯示電路的功能和時(shí)序電路的時(shí)序波形。比如在講解中用16進(jìn)制計(jì)數(shù)器74161實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器時(shí)，其中復(fù)位法可通過置0或者異步清零兩種方法使得計(jì)數(shù)器從11回0，但置0法必須在計(jì)數(shù)到1011時(shí)使得置數(shù)端為0，異步清零必須在計(jì)數(shù)器為1100時(shí)使得清零端為0才能保證計(jì)數(shù)器為12進(jìn)制。如果僅用理論講解學(xué)生比較難理解，但通過仿真演示后學(xué)生能夠恍然大悟。因此仿真軟件的使用可以使“數(shù)字邏輯”理論課的教學(xué)更加生動(dòng)活潑，而且學(xué)生在遇到疑問時(shí)也可以通過仿真軟件進(jìn)行驗(yàn)證。學(xué)生通過直觀的仿真結(jié)果，對(duì)電路的工作過程進(jìn)行透徹的分析，提高了學(xué)習(xí)的興趣和效率，促進(jìn)自學(xué)能力和創(chuàng)新能力的提高。

4.引入硬件描述語言

硬件描述語言用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，適合大規(guī)模系統(tǒng)的設(shè)計(jì)。在教學(xué)的過程中將硬件描述語言Verilog HDL引入課堂，比如在講解邏輯門、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器等基本單元電路的原理之后，給出模塊對(duì)應(yīng)的硬件描述語言，演示仿真波形和綜合結(jié)果。學(xué)生從仿真波形中觀察信號(hào)的邏輯變化，對(duì)數(shù)字邏輯電路的掌握更加透徹，同時(shí)也豐富了教學(xué)內(nèi)容。Verilog HDL語言是一種非常實(shí)用的硬件描述語言，易學(xué)易用，學(xué)生只要有C語言編程基礎(chǔ)，便容易掌握。編程也可以實(shí)現(xiàn)電路設(shè)計(jì)，同學(xué)們感到非常新奇，將被動(dòng)學(xué)習(xí)變?yōu)橹鲃?dòng)學(xué)習(xí)，提高學(xué)習(xí)興趣，取得了很好的教學(xué)效果。

二、“數(shù)字邏輯”的實(shí)驗(yàn)教學(xué)

“數(shù)字邏輯”是一門實(shí)踐性很強(qiáng)的課程。[2]通過數(shù)字電路設(shè)計(jì)實(shí)驗(yàn)，學(xué)生可以基本掌握數(shù)字電路的設(shè)計(jì)、制作與調(diào)試步驟，學(xué)會(huì)借助萬用表、示波器等實(shí)驗(yàn)儀器排除實(shí)驗(yàn)當(dāng)中遇到的各種故障，從而獨(dú)立分析設(shè)計(jì)各種規(guī)模的數(shù)字電路。實(shí)踐教學(xué)中將傳統(tǒng)實(shí)驗(yàn)、仿真實(shí)驗(yàn)與硬件描述語言設(shè)計(jì)三種類型實(shí)驗(yàn)相結(jié)合，三者互為補(bǔ)充，提高實(shí)驗(yàn)效果，充分培養(yǎng)學(xué)生的綜合實(shí)踐能力。

1.傳統(tǒng)實(shí)驗(yàn)

傳統(tǒng)實(shí)驗(yàn)項(xiàng)目一般利用面包板及用中小規(guī)模芯片完成電路設(shè)計(jì)。其接線模式可以使學(xué)生直觀了解數(shù)字電路是如何工作的，從而掌握電路測試、調(diào)試以及維修技能。但是部分學(xué)生視這一過程為簡單的連線工作，往往只注重結(jié)果，不重視過程，造成實(shí)驗(yàn)課就是反復(fù)的接線和碰運(yùn)氣，學(xué)生不能駕馭整個(gè)實(shí)驗(yàn)過程，產(chǎn)生畏難和退縮心里。在實(shí)驗(yàn)課前要求學(xué)生書寫預(yù)習(xí)報(bào)告，自主設(shè)計(jì)實(shí)驗(yàn)方案，進(jìn)行原理圖設(shè)計(jì)、芯片選型，上網(wǎng)查閱芯片資料，掌握閱讀芯片資料的方法，進(jìn)行實(shí)驗(yàn)方法設(shè)計(jì)，可以避免機(jī)械化操作，學(xué)會(huì)排除故障，增強(qiáng)操作信心。

在實(shí)驗(yàn)過程中，學(xué)生不可避免地會(huì)遇到種種問題，導(dǎo)致實(shí)驗(yàn)結(jié)果出錯(cuò)：可能是電路設(shè)計(jì)或連線過程中出現(xiàn)了問題，也有可能是實(shí)驗(yàn)設(shè)備或?qū)嶒?yàn)器材出現(xiàn)了故障。教師應(yīng)該指導(dǎo)學(xué)生借助實(shí)驗(yàn)儀器找到故障點(diǎn)，發(fā)現(xiàn)問題之所在，并想出解決辦法。在未來的實(shí)際工作中，學(xué)生將會(huì)遇到各種各樣的問題，而實(shí)驗(yàn)課正是鍛煉如何解決這些問題的好機(jī)會(huì)。因此實(shí)驗(yàn)中應(yīng)該向?qū)W生講明排除故障的必要性，并引導(dǎo)其對(duì)獨(dú)立解決各種疑難問題的興趣，增強(qiáng)其信心，令其克服畏難情緒。一旦學(xué)生掌握了排除故障的方法，獨(dú)立解決了問題，他們就會(huì)很有成就感，甚至就此對(duì)排除故障產(chǎn)生了濃厚的興趣。[3]實(shí)踐表明學(xué)生能自主完成所有設(shè)計(jì)，自主分析討論實(shí)驗(yàn)過程中碰到的問題，逐個(gè)排查故障點(diǎn)，最終完成電路調(diào)試。

2.仿真實(shí)驗(yàn)

傳統(tǒng)實(shí)驗(yàn)適于以驗(yàn)證性實(shí)驗(yàn)為主的一些中小規(guī)模電路的構(gòu)建與測試。對(duì)于一些比較復(fù)雜的設(shè)計(jì)性和綜合性實(shí)驗(yàn)則比較費(fèi)時(shí)，如數(shù)字鐘、搶答器、拔河游戲機(jī)、彩燈控制器等。而且在實(shí)驗(yàn)過程中常常因一根導(dǎo)線連接錯(cuò)誤、一個(gè)連接點(diǎn)接觸不良，就致使實(shí)驗(yàn)受阻甚至無法完成，給學(xué)生以挫折感，影響學(xué)生的實(shí)驗(yàn)興趣，不利于動(dòng)手能力的培養(yǎng)。

Multisim11.0是一個(gè)集原理電路設(shè)計(jì)和電路功能測試為一體的虛擬仿真軟件，其元器件庫提供了數(shù)千種電路元器件供實(shí)驗(yàn)選用，其中包含了數(shù)字器件。虛擬測試儀器儀表種類齊全，如數(shù)字萬用表、函數(shù)信號(hào)發(fā)生器、示波器、直流電源、數(shù)字信號(hào)發(fā)生器、邏輯分析儀等，可以設(shè)計(jì)、測試和演示各種電子電路。[4]采用Multisim11.0軟件進(jìn)行仿真實(shí)驗(yàn)，使學(xué)生能充分發(fā)揮想象力，按照自己的想法創(chuàng)建各種電路，從而擺脫實(shí)驗(yàn)箱的束縛。實(shí)踐證明將Multisim11.0應(yīng)用于實(shí)驗(yàn)教學(xué)，能夠使學(xué)生提高學(xué)習(xí)的興趣，增加學(xué)習(xí)樂趣，充分發(fā)揮學(xué)生獨(dú)立思考和創(chuàng)新的能力，提高學(xué)生的綜合實(shí)踐能力。

3.硬件描述語言開發(fā)數(shù)字電路

當(dāng)數(shù)字邏輯電路及系統(tǒng)的規(guī)模比較小而且簡單時(shí)，用電路原理圖輸入法基本足夠了，但是需要手工布線，需要熟悉器件的內(nèi)部結(jié)構(gòu)和外部引線特點(diǎn)，才能達(dá)到設(shè)計(jì)要求。當(dāng)電路規(guī)模大時(shí)工作量會(huì)相當(dāng)大，實(shí)驗(yàn)時(shí)間往往不能保證。隨著可編程邏輯器件的廣泛應(yīng)用，硬件描述語言已成為數(shù)字系統(tǒng)設(shè)計(jì)的主要描述方式，采用硬件描述語言進(jìn)行數(shù)字電路的設(shè)計(jì)，可以實(shí)現(xiàn)從傳統(tǒng)的驗(yàn)證性實(shí)驗(yàn)到分析設(shè)計(jì)性實(shí)驗(yàn)課的轉(zhuǎn)變。利用Verilog HDL硬件描述語言進(jìn)行數(shù)字鐘、搶答器、交通燈控制電路等的設(shè)計(jì)，要求學(xué)生利用課堂知識(shí)進(jìn)行編程、仿真、綜合和下載到可編程邏輯器件中運(yùn)行以觀察結(jié)果。學(xué)生還可以按照自己的想法自行設(shè)計(jì)其它數(shù)字電路進(jìn)行仿真、下載調(diào)試，提高學(xué)生學(xué)習(xí)興趣和綜合實(shí)踐能力。

此外還通過舉辦電子設(shè)計(jì)競賽、綜合設(shè)計(jì)等方式激發(fā)學(xué)生的學(xué)習(xí)興趣，提高學(xué)生自主學(xué)習(xí)、獨(dú)立分析問題和解決問題的能力，也提高了學(xué)生綜合應(yīng)用的能力，收到了良好的教學(xué)效果。

三、結(jié)論

數(shù)字電子技術(shù)的應(yīng)用已經(jīng)滲透到人類的各個(gè)方面，從計(jì)算機(jī)到手機(jī)，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設(shè)備，從工業(yè)自動(dòng)化到航天技術(shù)，都采用了數(shù)字電子技術(shù)。[5]因此“數(shù)字邏輯”課程對(duì)于計(jì)算機(jī)及相關(guān)專業(yè)來說是一門很重要的課程。筆者結(jié)合多年的教學(xué)實(shí)踐經(jīng)驗(yàn)，對(duì)“數(shù)字邏輯”課程的教學(xué)方法進(jìn)行深入探討，在課堂教學(xué)中采用任務(wù)式教學(xué)，增加課堂討論，借助仿真軟件進(jìn)行電路演示，利用硬件描述語言進(jìn)行復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)；在實(shí)驗(yàn)教學(xué)中將傳統(tǒng)實(shí)驗(yàn)、仿真實(shí)驗(yàn)和硬件描述語言實(shí)驗(yàn)有機(jī)結(jié)合、互為補(bǔ)充，激發(fā)學(xué)生的學(xué)習(xí)興趣，培養(yǎng)學(xué)生的綜合能力，取得了很好的教學(xué)效果。

參考文獻(xiàn)：

[1]康華光.電子技術(shù)基礎(chǔ)（數(shù)字部分）[M].第5版.北京：高等教育出版社，2006.

[2]孫麗君，張曉東，魯可.“數(shù)字電子技術(shù)”課程教學(xué)改革探析[J].中國電力教育，2013，（13）：67-68.

[3]王宇，崔文華，王寧，等.興趣導(dǎo)向的數(shù)字電路設(shè)計(jì)實(shí)驗(yàn)改革[J].計(jì)算機(jī)教育，2010，（17）：38-40.

篇6

關(guān)鍵詞：數(shù)字電路 教學(xué) 課堂教學(xué) 實(shí)驗(yàn)教學(xué)

中圖分類號(hào)：TN79-4 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2012）09-0121-02

數(shù)字電路是電子信息類專業(yè)的一門學(xué)科基礎(chǔ)課程，通過本課程的學(xué)習(xí)，同學(xué)們能夠了解數(shù)字電子技術(shù)的基本概念、數(shù)字邏輯電路分析和設(shè)計(jì)方法，掌握常用集成電路芯片的使用，實(shí)現(xiàn)簡單數(shù)字應(yīng)用電路設(shè)計(jì)，為后續(xù)有關(guān)專業(yè)課程學(xué)習(xí)和解決工程實(shí)踐中遇到的數(shù)字邏輯問題打下良好的基礎(chǔ)，培養(yǎng)具有一定創(chuàng)新能力的應(yīng)用型人才。

數(shù)字電路是現(xiàn)代電子系統(tǒng)的必要組成部分，從一般的數(shù)字邏輯電路、微處理器控制電路、到復(fù)雜的信號(hào)處理系統(tǒng)，無不留下數(shù)字電路的身影，因此掌握數(shù)字電路分析、設(shè)計(jì)方法和測試方法是電子信息類專業(yè)的基本要求。

1、對(duì)數(shù)字概念的建立是該門課程的重要基礎(chǔ)。

數(shù)字電路是真正接觸數(shù)字邏輯、數(shù)字概念的第一門課，這部分概念的掌握與否，直接影響到后續(xù)課程的學(xué)習(xí)，比如：微機(jī)原理、單片機(jī)原理、數(shù)字信號(hào)處理和EDA等。

（1）邏輯量概念和邏輯運(yùn)算是數(shù)字電路的基礎(chǔ)，邏輯量是用來表示事件是否發(fā)生的物理量，在具體電路實(shí)現(xiàn)上用高低電平來表示邏輯量0和1。邏輯關(guān)系表示了事件之間的因果關(guān)系，在具體電路方面用各種門電路來實(shí)現(xiàn)。

（2）編碼方法、二進(jìn)制概念、算術(shù)運(yùn)算是數(shù)字邏輯的具體應(yīng)用。用多位有序邏輯量排列來表示不同的符號(hào)和不同的數(shù)就形成了編碼，其中二進(jìn)制是表示數(shù)的一種常用方法，這時(shí)的0和1也變成了數(shù)，但是其運(yùn)算電路實(shí)現(xiàn)仍然是用邏輯電路來實(shí)現(xiàn)的。

比如一位全加器就是一個(gè)典型的二進(jìn)制運(yùn)算器，其運(yùn)算規(guī)則是按照二進(jìn)制運(yùn)算進(jìn)行的，每個(gè)變量的值，代表真實(shí)的二進(jìn)制數(shù)0和1，但是其實(shí)現(xiàn)電路有時(shí)按照邏輯電路來實(shí)現(xiàn)的。

假設(shè)一位全加器的輸入信號(hào)兩個(gè)加數(shù)分別為Ai，Bi與低位進(jìn)位Ci-1，輸出信號(hào)分別為和Si與進(jìn)位Ci，則得到真值表如下。

由上述邏輯表達(dá)式就可以得到一位二進(jìn)制全加法器，如果有多個(gè)這樣的二進(jìn)制全加器就可以實(shí)現(xiàn)多位二進(jìn)制加法器，實(shí)現(xiàn)加法運(yùn)算。

2、組合邏輯電路和時(shí)序邏輯電路的分析和設(shè)計(jì)是數(shù)字電路教學(xué)的主要內(nèi)容

組合邏輯電路的分析和設(shè)計(jì)主要包括各種門電路和一些常用組合邏輯電路，這部分內(nèi)容是邏輯運(yùn)算關(guān)系的具體實(shí)現(xiàn)，也是一些常用小規(guī)模集成電路原理理解和應(yīng)用的具體實(shí)現(xiàn)，特別是譯碼器74LS138和數(shù)據(jù)選擇器74LS151的理解和應(yīng)用。

時(shí)序邏輯電路的分析和設(shè)計(jì)主要包括觸發(fā)器原理介紹、由觸發(fā)器構(gòu)成的時(shí)序電路和中小規(guī)模集成電路的應(yīng)用，這部分內(nèi)容是數(shù)字電路教學(xué)的主要內(nèi)容，特別是用時(shí)序電路來解決具體應(yīng)用問題時(shí)，如何把具體問題轉(zhuǎn)換成電路設(shè)計(jì)問題時(shí)一大難點(diǎn)。其中兩個(gè)重要的集成電路模塊是移位寄存器74LS194和異步復(fù)位十六進(jìn)制計(jì)數(shù)器74LS161。

組合邏輯電路和時(shí)序邏輯電路是按照電路中有無觸發(fā)器來區(qū)分的兩種電路形式，實(shí)際時(shí)序邏輯電路中往往肯定包含組合電路，按照一定的分析和設(shè)計(jì)思路，就可以順利完成電路的分析和設(shè)計(jì)。

圖一是用譯碼器和數(shù)據(jù)選擇器分別實(shí)現(xiàn)全加器的電路圖，我們在輸入端用撥動(dòng)開關(guān)來表述不同的輸入信號(hào)，在輸出端用發(fā)光二級(jí)管來表示輸出結(jié)果，這樣非常直觀，利于同學(xué)們的理解。

（b）用74LS151數(shù)據(jù)選擇器實(shí)現(xiàn)

圖1 全加器實(shí)現(xiàn)與演示

3、積極改進(jìn)教學(xué)內(nèi)容，注重應(yīng)用技能的培養(yǎng)

數(shù)字電子技術(shù)的發(fā)展、電子設(shè)計(jì)手段的進(jìn)步已經(jīng)發(fā)生了巨大的變化，但是我們教材的主要內(nèi)容和20多年前沒有大的變化，強(qiáng)調(diào)數(shù)字技術(shù)的基礎(chǔ)性，在門電路、集成電路方面花了很多的篇章，這也是現(xiàn)在同學(xué)們學(xué)習(xí)時(shí)比較難掌握的部分，但是這一部分也是絕大部分同學(xué)今后很少用到的部分。另外一方面，現(xiàn)代設(shè)計(jì)所需要的CPLD、FPGA知識(shí)和HDL語言沒有介紹或介紹不夠。因此，我們在教學(xué)中，弱化門電路和集成電路的教學(xué)，強(qiáng)調(diào)集成電路的功能和接口條件，在介紹集成電路芯片的同時(shí)，介紹其Verilog HDL描述。這樣對(duì)照硬件和軟件進(jìn)行學(xué)習(xí)，相互印證，能夠得到比較好的效果。這種學(xué)習(xí)方法，可以適應(yīng)硬件設(shè)計(jì)的軟件化設(shè)計(jì)趨勢。

4、積極改進(jìn)理論和實(shí)驗(yàn)教學(xué)方法，加強(qiáng)動(dòng)手能力的培養(yǎng)

在數(shù)字電路教學(xué)中多講解各種實(shí)用電路的設(shè)計(jì)和實(shí)驗(yàn)，可以提高課程教學(xué)的效果，幫助同學(xué)們理解數(shù)字電路理論教學(xué)內(nèi)容，增強(qiáng)同學(xué)們感官認(rèn)識(shí)和動(dòng)手能力?，F(xiàn)在數(shù)字電路實(shí)驗(yàn)特別是多個(gè)集成電路芯片的實(shí)驗(yàn)因?yàn)榻泳€問題，常常影響同學(xué)們的實(shí)驗(yàn)效果，甚至得不到所需要的結(jié)論。另外硬件實(shí)驗(yàn)要花費(fèi)較多的時(shí)間資源和硬件資源，并且以后的工作需要更多的是軟件仿真工作，因此仿真工作是很多設(shè)計(jì)過程中不可或缺的一個(gè)重要環(huán)節(jié)。因此在教學(xué)過程中我們要求學(xué)生掌握Multisim仿真軟件。通過老師演示，學(xué)生自己仿真，花時(shí)間少，可以充分發(fā)揮自己的想象。

Mutilsim軟件具有非常強(qiáng)大的功能，不僅可以滿足數(shù)字電路的仿真還可以滿足模擬電路的仿真要求，系統(tǒng)提供了大量的信號(hào)源和測試設(shè)備，使系統(tǒng)的運(yùn)行看起來非常逼真。系統(tǒng)還可以實(shí)現(xiàn)硬件描述語言編程的仿真，還可以進(jìn)行CPU軟件編程程序的仿真，因此建議同學(xué)們掌握Mutilsim軟件的使用。（如圖2）

圖2是60進(jìn)制計(jì)數(shù)器的電路，圖中不僅包含由兩個(gè)74LS161組成的60進(jìn)制計(jì)數(shù)器，還包含了兩個(gè)數(shù)碼管驅(qū)動(dòng)電路和兩個(gè)7段數(shù)碼管。這樣通過仿真軟件實(shí)現(xiàn)具有下列優(yōu)點(diǎn)：

（1）可以方便地修改60進(jìn)制計(jì)數(shù)器的各種設(shè)計(jì)方法，只需簡單修改就可以實(shí)現(xiàn)同步計(jì)數(shù)電路、異步計(jì)數(shù)電路、同步置零、異步清零等計(jì)數(shù)器控制策略；

（2）可以方便地實(shí)現(xiàn)其他進(jìn)制的計(jì)數(shù)器，如果采用74LS160電路可以更簡單；

（3）進(jìn)一步理解數(shù)碼管驅(qū)動(dòng)電路的原理和使用方法。

（4）進(jìn)一步理解數(shù)碼管的模塊的連接方法。

本文針對(duì)數(shù)字電路課程教學(xué)中的數(shù)字電路概念、教學(xué)內(nèi)容和教學(xué)方法等問題做了比較具體的分析，并用具體實(shí)例進(jìn)行了說明。

參考文獻(xiàn)

[1]謝劍斌，李沛秦等.在“數(shù)字電子技術(shù)”教學(xué)中培養(yǎng)學(xué)生創(chuàng)新能力.電氣電子教學(xué)學(xué)報(bào)，Vol.32，No.6，2010.12.

[2]張振亞.數(shù)字電路教改探討.西南民族大學(xué)學(xué)報(bào)·自然科學(xué)版第37卷5，2011.5.

[3]宋偉，朱幼蓮.“數(shù)字電路”課程設(shè)計(jì)教學(xué)改革探索.江蘇技術(shù)師范學(xué)院學(xué)報(bào)Vol.17，No.8，2011.8.

篇7

中圖分類號(hào):TN702文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2009)19-128-03

Application of Max+plus Ⅱ in Class Teaching of the Phenomenon of Race and Competition

MIAO Changxin1,LI Guilin2

(1.Information and Electrical Engineering,China University of Mining and Technology,Xuzhou,221008,China;

2.Electronic Engineering and Automation,Xuzhou Normal University,Xuzhou,221116,china)

Abstract:The phenomenon of the race and competition is very important and difficult in teaching the″Digital Circuit″course.In order to improve the students′ understanding and griping on the abstract point,taking an ″2 gate″ as example,through the steps of design input,compiler,time sequence simulation and timing.An assistant method by applying Max+plus Ⅱ to the class teaching is introduced.Through the timing simulation result,it can not only view the ″hurr″ in the output,but also find the reason by computing and avoid it effectively.It proves that this method has improved the teaching quality greatly.

Keywords:combinational circuit;phenomenon of the race and competition;burr;Max+plus Ⅱ;time sequence simulation

0 引 言

組合邏輯電路中的“競爭與冒險(xiǎn)”現(xiàn)象是“數(shù)字電路”課程中的一個(gè)重要知識(shí)點(diǎn),對(duì)該知識(shí)點(diǎn)的正確理解和掌握,有助于學(xué)生在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)時(shí),正確判斷是否存在冒險(xiǎn)及如何避免冒險(xiǎn)。對(duì)該內(nèi)容的講解,一般方法是:在假設(shè)存在一定傳輸延遲時(shí)間的基礎(chǔ)上,分析當(dāng)多路信號(hào)同時(shí)發(fā)生變化時(shí),輸出產(chǎn)生 “毛刺”的原因。這種教學(xué)方法只能讓學(xué)生對(duì)該知識(shí)點(diǎn)的理解停留在表面,為了加深學(xué)生對(duì)該內(nèi)容的理解和掌握,更大地提高授課效率,筆者嘗試以Max+plus Ⅱ軟件為工具,采用直接演示操作的方式[1,2]來講解該部分內(nèi)容。教學(xué)實(shí)踐證明,由于Max+plus Ⅱ軟件操作簡單,并且它提供了很好的仿真及定時(shí)分析的作用,使得學(xué)生能夠理論聯(lián)系實(shí)際地加以學(xué)習(xí)和思考,從而對(duì)組合電路競爭與冒險(xiǎn)現(xiàn)象的成因及消除有了更清晰的認(rèn)識(shí)。

1 組合邏輯電路的競爭與冒險(xiǎn)現(xiàn)象與Max+plus Ⅱ

“競爭與冒險(xiǎn)現(xiàn)象”產(chǎn)生的關(guān)鍵原因是導(dǎo)線和單元器件造成的信號(hào)傳輸延時(shí),同時(shí)當(dāng)輸入多路信號(hào)的電平值發(fā)生變化時(shí),在信號(hào)變化的瞬間造成組合邏輯的輸出有先后順序,并不是同時(shí)變化,往往會(huì)出現(xiàn)一些不正確的尖峰信號(hào),這些尖峰信號(hào)稱為“毛刺”, 如果一個(gè)組合邏輯電路中有“毛刺”出現(xiàn),就說明該電路存在“競爭冒險(xiǎn)”現(xiàn)象[3-5]。

Max+plus Ⅱ是美國Altera公司推出的PLD開發(fā)系統(tǒng),利用該軟件系統(tǒng)提供的原理圖編輯器、編譯器、仿真器及定時(shí)分析器,可以很方便地觀察輸出電路中的“毛刺”,找出產(chǎn)生的原因并消除它[6,7]。

2 Max+plus Ⅱ在“競爭與冒險(xiǎn)現(xiàn)象”的課堂教學(xué)中的應(yīng)用

課堂上以最簡單的與門為例進(jìn)行操作演示說明。

2.1 原理圖輸入

打開Max+plus Ⅱ軟件,新建一個(gè)原理圖文件(Graphic Editor),將兩輸入與門(and2)及兩個(gè)輸入端口(input)及一個(gè)輸出端口(output)從Symbol Libraries 中調(diào)出,連線,并將端口分別命名為A,B,C,如圖1所示。電路設(shè)計(jì)好之后,保存文件并檢查錯(cuò)誤(“File”“Projec”“t”“save&check”)。

圖1 兩輸入與門設(shè)計(jì)原理圖

2.2 設(shè)計(jì)編譯

首先打開菜單“Assign”“Device”,為所設(shè)計(jì)的電路指定某個(gè)目標(biāo)器件為FLEX10K系列,型號(hào)為EPF10k10lc84-4,如圖2所示。然后打開“Assign”“Pin/Location/Chip”給節(jié)點(diǎn)A,B,C分別分配引腳為1,2,3,如圖3所示。

圖2 選擇器件(Device)對(duì)話框

圖3 分配引腳對(duì)話框

然后運(yùn)行編譯器(Compiler),因?yàn)橹挥羞M(jìn)行時(shí)序仿真才能觀察到“毛刺”現(xiàn)象,所以,在編譯前要設(shè)定時(shí)序仿真(ProcessingTiming SNF Extractor),編譯器將進(jìn)行錯(cuò)誤檢查、網(wǎng)表提取、邏輯綜合、器件適配,并產(chǎn)生仿真文件。

2.3 時(shí)序仿真

Max+plus Ⅱ支持功能仿真和時(shí)序仿真。時(shí)序仿真是在選擇了具體器件并完成布局布線后進(jìn)行的包含定時(shí)關(guān)系的仿真[8],只有通過時(shí)序仿真才可能查看到競爭與冒險(xiǎn)現(xiàn)象。

新建一個(gè)波形圖文件(Waveform Editor),因?yàn)橐^察由于競爭而產(chǎn)生的“毛刺”現(xiàn)象,所以這里要注意設(shè)置一個(gè)信號(hào)同時(shí)發(fā)生變化的時(shí)刻,然后運(yùn)行仿真器(Simulator),添加的輸入波形及仿真運(yùn)行結(jié)果如圖4所示。

圖4 時(shí)序仿真波形圖

由仿真結(jié)果可以很清楚地看到,輸出C的波形有一處為“毛刺”,即理論應(yīng)該為邏輯0,可它卻為邏輯1。

2.4 毛刺產(chǎn)生的原因及寬度計(jì)算

Max+plus Ⅱ提供的定時(shí)分析器(Timing Analyzer)可以用來分析所設(shè)計(jì)電路的時(shí)間性能,打開其中的延時(shí)矩陣分析模式,見圖5,可以查看源節(jié)點(diǎn)和目標(biāo)節(jié)點(diǎn)之間的傳播延時(shí)。

圖5 傳播延時(shí)矩陣

由圖5可得知:由A傳輸?shù)紺所造成的傳輸延遲時(shí)間為123 ns,由B輸出到C所造成的傳輸延遲時(shí)間為12.8 ns,假設(shè)與門的內(nèi)部延時(shí)是0.2 ns,則,對(duì)信號(hào)A進(jìn)行簡單計(jì)算:

信號(hào)A傳輸?shù)紺的總延遲時(shí)間=與門內(nèi)部延遲時(shí)間+連線延遲時(shí)間=12.3 ns

連線延遲時(shí)間=12.1 ns

對(duì)信號(hào)B進(jìn)行簡單計(jì)算:

信號(hào)B傳輸?shù)紺的總延遲時(shí)間=與門內(nèi)部延遲時(shí)間+連線延遲時(shí)間=12.8 ns

連線延遲時(shí)間 = 12.7 ns

那么,如果假定在time=0.0時(shí)刻,信號(hào)A由邏輯0值向邏輯1值跳變,信號(hào)B由邏輯1值向邏輯0值跳變,則當(dāng)time=12.1 ns時(shí),與門輸入端A的值為1,輸入端B的值也為1,這使得輸出C在time=12.1+0.2=12.3 ns時(shí)刻出現(xiàn)邏輯值1,即為圖5上的“毛刺”,該邏輯1值維持的時(shí)間為time=12.7-12.1=0.6 ns(即毛刺寬度為0.6 ns)。

2.5 毛刺消除

消除毛刺的方法很多,比如輸出端引入D觸發(fā)器、輸入端引入選通脈沖等[9,10],圖6即為引入選通脈沖后,仿真得出的波形。從圖6可以看出,通過控制選通脈沖P的低電平時(shí)間,并保證在信號(hào)進(jìn)入穩(wěn)態(tài)時(shí),在P高電平期間可使門電路有正常的輸出,能很好地消除“毛刺 ”。

圖6 引入選通脈沖P后的仿真波形

3 結(jié) 語

在同一個(gè)教學(xué)內(nèi)容的學(xué)習(xí)中,可能有若干個(gè)學(xué)習(xí)環(huán)節(jié), 而不同的學(xué)習(xí)環(huán)節(jié)其學(xué)習(xí)任務(wù)和目標(biāo)是不同的,這

就帶來了教學(xué)方法的多樣性和綜合性。有針對(duì)性的、多樣化的教學(xué)手段與方法可以大大提高與改善教學(xué)效果,開拓學(xué)生思路。本文即介紹了一種將Max+plus Ⅱ引入數(shù)字電路“組合電路競爭與冒險(xiǎn)現(xiàn)象”這一講的教學(xué)方法,實(shí)踐證明,該方法取得了良好的教學(xué)效果。

參考文獻(xiàn)

[1]劉磊.Matlab在“數(shù)字電路”課程教學(xué)中的應(yīng)用[J].電氣電子教學(xué)學(xué)報(bào),2008,30(5):79-81.

[2]王B.NS-2網(wǎng)絡(luò)仿真在“寬帶交換技術(shù)”教學(xué)中的應(yīng)用[J].電氣電子教學(xué)學(xué)報(bào),2008,30(5):73-75.

[3]閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].5版.北京:高等教育出版社,2008.

[4]劉軍,楊悅,于湘珍.數(shù)字電路設(shè)計(jì)中競爭冒險(xiǎn)的分析與研究[J].現(xiàn)代電子技術(shù),2007,30(20):182-186.

[5]宣麗萍.FPGA 器件的競爭與冒險(xiǎn)現(xiàn)象及消除方法[J].現(xiàn)代電子技術(shù),2005,28(10):119-121.

[6]東方華人.Max+plus Ⅱ入門與提高[M].北京:清華大學(xué)出版社,2004.

[7]老虎工作室.Max+plus Ⅱ入門與提高[M].北京:人民郵電出版社,2002.

[8]王金明.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL[M].2版.北京:電子工業(yè)出版社,2005.

[9]江曉安.數(shù)字電子技術(shù)[M].西安:西安電子科技大學(xué)出版社,2002.

篇8

關(guān)鍵詞：數(shù)字電路；教學(xué)方法；Multisim；仿真

中圖分類號(hào)：G642文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2011)28-7058-03

The Exploration of Digital Circuit Teaching and the Useage of Simulation Software

ZONG Xin-Xin

(Institute of Computer Science and Technology, Anhui University of Science & Technology, Huainan 232001, China)

Abstract: From the current situation of teaching Digital Circuit, exploring and improving the existing teaching method and means are presented in this paper. Using Multisim in Digital Circuit teaching has greatly stimulated students' interests and has enhanced the students' ability of practice.It has made a better teaching effect.

Key words: digital circuit; teaching methods; multisim; simulation

從事計(jì)算機(jī)硬件教學(xué)的老師都知道，對(duì)于計(jì)算機(jī)專業(yè)的學(xué)生而言，數(shù)字電路是計(jì)算機(jī)專業(yè)學(xué)生硬件的專業(yè)基礎(chǔ)課，這門課程的學(xué)習(xí)不僅為后續(xù)的計(jì)算機(jī)組成原理，單片機(jī)等硬件類課程打下基礎(chǔ)，而且更為重要的是通過這門課程的學(xué)習(xí)，使學(xué)生建立對(duì)硬件類課程的學(xué)習(xí)興趣。如果學(xué)生從這門課程開始就對(duì)計(jì)算機(jī)硬件類課程產(chǎn)生了畏難情緒，以后課程的展開是相當(dāng)困難的。所以這門課程的教學(xué)工作承擔(dān)了雙重責(zé)任：一是讓學(xué)生掌握數(shù)字電路的基礎(chǔ)知識(shí)以及分析設(shè)計(jì)方法，具備查閱和使用集成電路和讀圖的能力；二是使學(xué)生喜歡上硬件類課程，建立對(duì)硬件類課程的興趣和探索精神。因此，這門課程如何展開教學(xué)，采用何種教學(xué)手段，如何提高學(xué)生興趣，如何使理論和實(shí)踐更好的結(jié)合是每一個(gè)教師思索的問題，也是本文所討論的重點(diǎn)。

1 教學(xué)方法和手段

1.1 知識(shí)點(diǎn)結(jié)構(gòu)框圖化

在每一章每一節(jié)內(nèi)容開始講授和小結(jié)的時(shí)候，將知識(shí)點(diǎn)以結(jié)構(gòu)圖的形式展示給學(xué)生，使學(xué)生有一目了然的感覺，對(duì)自己要學(xué)的和學(xué)過的知識(shí)點(diǎn)有清晰的脈絡(luò)。例如在講述邏輯函數(shù)的描述方法時(shí)，給出下列的結(jié)構(gòu)框圖（如圖1所示）。

在講述這個(gè)框圖時(shí)，學(xué)生對(duì)真值表，卡諾圖還沒有感性認(rèn)識(shí)，可在黑板上畫一個(gè)真值表和卡諾圖，使學(xué)生初步認(rèn)識(shí)它們的形式，也了解了邏輯函數(shù)的幾種描述方法。

1.2 教學(xué)內(nèi)容的加減法

數(shù)字電路發(fā)展很快，對(duì)數(shù)字電路的講授應(yīng)符合數(shù)字電路的發(fā)展趨勢，使學(xué)生能學(xué)有所用，而不是滿腹經(jīng)綸無用之地，這也就是說，要讓學(xué)生了解數(shù)字邏輯電路的最新發(fā)展。但俗話說萬丈高樓平地起，我們并不能忽視數(shù)字電路的基礎(chǔ)理論與基礎(chǔ)知識(shí)。這就要求我們要在有限的時(shí)間之內(nèi)，讓學(xué)生具備扎實(shí)的數(shù)字電路基礎(chǔ)知識(shí)，了解現(xiàn)代數(shù)字電路的設(shè)計(jì)方法和相關(guān)工具軟件的使用。因此在教學(xué)內(nèi)容安排上做了這樣一些調(diào)整，重視邏輯代數(shù)和邏輯函數(shù)基礎(chǔ)理論的教學(xué)，在組合邏輯電路教學(xué)中適當(dāng)減少中小規(guī)模集成電路內(nèi)部分析和設(shè)計(jì)，適當(dāng)增加使用vhdl語言設(shè)計(jì)組合邏輯電路和時(shí)序邏輯電路，學(xué)會(huì)Multisim11仿真軟件的使用方法，讓學(xué)生有一個(gè)較高的起點(diǎn)和平臺(tái)來應(yīng)用所學(xué)的知識(shí)。[1]例如我們在講到組合電路分析時(shí)，常常會(huì)將一位全加器給學(xué)生作為例題講解，并且給學(xué)生建立全加器的概念：能實(shí)現(xiàn)三個(gè)一位二進(jìn)制數(shù)相加（被加數(shù)、加數(shù)和低位進(jìn)位），得到一位和及一位向高位進(jìn)位的加法器。在接下來的組合設(shè)計(jì)內(nèi)容中我們就適時(shí)的增加了用vhdl語言設(shè)計(jì)一位加法器的內(nèi)容。

1.3 貼近生活的教學(xué)舉例

數(shù)字電路由于其系統(tǒng)性強(qiáng)，邏輯性強(qiáng)，從始至終教學(xué)中穿插著卡諾圖，邏輯公式，真值表，特性方程，狀態(tài)圖，狀態(tài)轉(zhuǎn)移表等內(nèi)容，很容易讓學(xué)生產(chǎn)生內(nèi)容相似的疲勞感，因此在課堂教學(xué)中采用貼近生活的舉例可以使學(xué)生覺得這門課有趣，實(shí)用，很容易產(chǎn)生親切感，讓枯燥的課堂學(xué)習(xí)變得輕松愉快，學(xué)習(xí)效率也隨之提高。例如在組合電路分析教學(xué)中給出密碼鎖電路圖，讓學(xué)生分析開鎖的密碼是什么。組合電路設(shè)計(jì)中舉例交通燈故障的判別電路，利用優(yōu)先編碼器74LS148和門電路設(shè)計(jì)醫(yī)院優(yōu)先照顧重癥患者呼叫的邏輯電路等等。除了課堂老師的舉例之外，還通過布置作業(yè)的方式讓學(xué)生查閱數(shù)字邏輯電路在現(xiàn)實(shí)生活中的用處，并設(shè)置課堂討論時(shí)間讓學(xué)生交流自己所了解的知識(shí)。這樣不僅激發(fā)了學(xué)生濃厚的學(xué)習(xí)興趣，使其體會(huì)到學(xué)習(xí)的樂趣,變被動(dòng)學(xué)習(xí)為主動(dòng)，同時(shí)也活躍了課堂氣氛。

2 仿真軟件在數(shù)字電路教學(xué)中的應(yīng)用

Multisim是一款主要用于數(shù)字電路，模擬電路和集成電路仿真分析的軟件。它具有界面簡單直觀，操作方便，電路仿真能力強(qiáng)，虛擬儀器強(qiáng)大等諸多優(yōu)點(diǎn)。數(shù)字電路是一門實(shí)踐性很強(qiáng)的課程，而傳統(tǒng)的教學(xué)模式在課堂上理論與實(shí)踐聯(lián)系的很少，將Multisim引入數(shù)字電路的教學(xué)，可有效解決傳統(tǒng)教學(xué)的不足，在課堂教學(xué)演示，課下作業(yè)輔導(dǎo)，實(shí)驗(yàn)環(huán)節(jié)都有其獨(dú)特的優(yōu)勢。其作用主要表現(xiàn)在三個(gè)方面。其一，在課堂上，教師和學(xué)生可在互動(dòng)的環(huán)境中進(jìn)行教和學(xué)，用事實(shí)說話，通過課堂演示可以讓學(xué)生觀察到電路的直觀現(xiàn)象，對(duì)于學(xué)生感覺新鮮好奇，有說服力，對(duì)于教師也覺得教的輕松了。其二，將Multisim作為一個(gè)課后學(xué)習(xí)輔助工具，在課后作業(yè)的輔導(dǎo)方面發(fā)揮著很大作用，一方面學(xué)生可以通過軟件來驗(yàn)證自己作業(yè)的正確性，另一方面可以使有興趣學(xué)生在課外進(jìn)行更深入的學(xué)習(xí)，從而達(dá)到培養(yǎng)學(xué)生學(xué)習(xí)興趣及動(dòng)手能力的目的。其三，在實(shí)驗(yàn)環(huán)節(jié)上，我們現(xiàn)在通常采用傳統(tǒng)的硬件實(shí)驗(yàn)箱，傳統(tǒng)的實(shí)驗(yàn)具有現(xiàn)象直觀，易于接受的特點(diǎn)，但是實(shí)驗(yàn)多是驗(yàn)證性的，并且由于學(xué)生操作不當(dāng)和實(shí)驗(yàn)箱老化，容易出現(xiàn)一定損耗；而以Multisim為平臺(tái)展開的實(shí)驗(yàn)，設(shè)計(jì)，布線，仿真都很簡單，也符合現(xiàn)在電路設(shè)計(jì)的發(fā)展方向，可以作為傳統(tǒng)實(shí)驗(yàn)的有益補(bǔ)充。[2]

2.1 Multisim在課堂教學(xué)中的演示

Multisim具有直觀的圖形界面，它的整個(gè)操作界面就像一個(gè)電子實(shí)驗(yàn)工作臺(tái)，教師在課堂上繪制電路圖十分方便，將元器件和仿真測試儀器直接拖放到屏幕上，用鼠標(biāo)拖拽導(dǎo)線就可將它們連接起來，測量數(shù)據(jù)、波形和特性曲線如同在真實(shí)儀器上看到的一樣。Multisim包含的豐富測試儀器使得它在課堂上演示生動(dòng)，直觀，易于被學(xué)生接受。例如，在進(jìn)行集成計(jì)數(shù)器74160這一小節(jié)的教學(xué)時(shí)，首先讓學(xué)生了解74160是一個(gè)可預(yù)置數(shù)的十進(jìn)制同步加法計(jì)數(shù)器，LOAD'是置數(shù)端，低電平有效，置數(shù)是同步的，當(dāng)置數(shù)端為低電平時(shí)，在 CP 上升沿作用下，輸出端 QAQBQCQD與數(shù)據(jù)輸入端 ABCD 一致；CLR'是清零端，清零端是異步的，當(dāng)清除端CLR'為低電平時(shí)，不管時(shí)鐘端CP狀態(tài)如何，即可完成清除功能；74160的計(jì)數(shù)是同步的，當(dāng) ENP、ENT 均為高電平時(shí)，在CP上升沿作用下計(jì)數(shù)器加法計(jì)數(shù)；74160具有超前進(jìn)位的功能，計(jì)數(shù)溢出時(shí)，RCO端輸出一個(gè)高電平。接著給出74160的功能表，如表1所示。

對(duì)于集成電路芯片，我們不要求學(xué)生了解芯片的內(nèi)部結(jié)構(gòu)，但是學(xué)生必須要會(huì)查閱使用芯片的數(shù)據(jù)手冊。在了解了74160的芯片引腳和功能后，就可以應(yīng)用multisim11來學(xué)習(xí)這個(gè)芯片。為了使學(xué)生能夠一步一步地深入了解和學(xué)習(xí)這個(gè)芯片，我們采用搭積木的方式來展開內(nèi)容，首先在multisim的工作電路區(qū)上放置電源，信號(hào)發(fā)生器，74160，七段數(shù)碼管和邏輯分析儀[3]，然后以導(dǎo)線或總線使各個(gè)部件連在一起，再將信號(hào)發(fā)生器和邏輯分析儀的頻率設(shè)置成相同的，建立如圖2的電路圖，啟動(dòng)仿真，就可以直觀的看到，電路工作在計(jì)數(shù)狀態(tài)，數(shù)碼管從0～9不斷變化，打開邏輯分析儀，可以看到，當(dāng)計(jì)數(shù)到9時(shí)，RCO產(chǎn)生一個(gè)超前的高電平進(jìn)位。

為了進(jìn)一步講解置數(shù)端和清零端的用法，我們要求用此芯片分別以置數(shù)法和清零法實(shí)現(xiàn)模6計(jì)數(shù)器。對(duì)于74160，一定要對(duì)學(xué)生強(qiáng)調(diào)它是異步清零和同步置數(shù)的。

使用置數(shù)法時(shí)，模6計(jì)數(shù)器，也就是要計(jì)6個(gè)狀態(tài)，在這里采用0100、0101、0110、0111、1000和1001這6個(gè)狀態(tài)，也就是說，當(dāng)計(jì)數(shù)到1001時(shí)，要產(chǎn)生置數(shù)信號(hào)，使下個(gè)時(shí)種信號(hào)到來的時(shí)候， QDQCQBQA被置成0100，從而跳過0000到0011。

采用置數(shù)法電路圖如圖3所示，在這里將QDQA輸出接個(gè)與非門，當(dāng)QDQCQBQA=1001時(shí)，與非門輸出為0，置數(shù)端得到有效電平，在CP上升沿到來時(shí)，QDQCQBQA=DBCA被置成0100。通過仿真，可以看到計(jì)數(shù)器在4到9之間的6個(gè)狀態(tài)計(jì)數(shù)。

使用清零法時(shí)，采用的是0000、0001、0010、0011、0100、0101這6個(gè)狀態(tài)，也就是說，當(dāng)計(jì)數(shù)到0101時(shí)，要產(chǎn)生清零信號(hào)，在QCQA接與非門，理論上QDQCQBQA=0101時(shí)，產(chǎn)生清零信號(hào)，可將QDQCQBQA清零，仿真后看到的結(jié)果是，計(jì)數(shù)在0到4變化，沒有計(jì)到0101這個(gè)狀態(tài)。這究竟是為什么呢，打開邏輯分析儀查看波形，看到只要QDQCQBQA=0101，與非門輸出立刻為0，清零是異步的，只要清零信號(hào)到來，不論CP如何，計(jì)數(shù)器立即清零，所以計(jì)數(shù)器根本沒有計(jì)到0101這個(gè)狀態(tài)，要想計(jì)數(shù)到0101的穩(wěn)態(tài)，必須在0110時(shí)產(chǎn)生清零信號(hào)。修改電路圖，在QCQB端接與非門，再次仿真，得到如圖4所示的波形圖，從圖上可以清楚的看到計(jì)數(shù)到0101狀態(tài)后，下個(gè)計(jì)數(shù)狀態(tài)是0000。

接著我們又給學(xué)生布置了這樣的課后思考題，如何應(yīng)用74160實(shí)現(xiàn)百進(jìn)制計(jì)數(shù)器和24進(jìn)制計(jì)數(shù)器，并請仿真驗(yàn)證自己的想法。通過這個(gè)完整例子的透徹分析，學(xué)生不僅掌握了74160這個(gè)芯片，對(duì)于其他同步計(jì)數(shù)器芯片也能夠做到輕松應(yīng)用，起到舉一反三的效果。

2.2 Multisim作為作業(yè)伴侶

Multisim因其方便的界面，豐富的原件庫和逼真的虛擬儀器。在學(xué)生的課后作業(yè)中扮演著重要的角色，大大減輕了教師的負(fù)擔(dān)。例如在學(xué)習(xí)邏輯代數(shù)基礎(chǔ)和組合電路中，我們教會(huì)學(xué)生使用邏輯轉(zhuǎn)換儀，這個(gè)儀器可以將電路圖、真值表和邏輯表達(dá)式進(jìn)行方便的轉(zhuǎn)換，可以進(jìn)行邏輯函數(shù)的化簡。在學(xué)完函數(shù)化簡后給學(xué)生布置這樣的習(xí)題Y=(A'+B')C+BCD'+AD，不管學(xué)生是用卡諾圖還是公式進(jìn)行化簡，最后結(jié)果是否正確，學(xué)生自己可以用邏輯轉(zhuǎn)換儀來驗(yàn)證。學(xué)生在Multisim工作區(qū)放置邏輯轉(zhuǎn)換儀后，雙擊打開它，在最下方的顯示區(qū)輸入邏輯表達(dá)式，點(diǎn)擊表達(dá)式到真值表按鈕，出現(xiàn)這個(gè)函數(shù)的真值表，再進(jìn)一步點(diǎn)擊真值表到最簡與或式按鈕，在顯示區(qū)出現(xiàn)AD+C，也即函數(shù)化簡的最簡結(jié)果。從簡單的邏輯代數(shù)基礎(chǔ)知識(shí)，到復(fù)雜的組合、時(shí)序電路分析設(shè)計(jì)，學(xué)生都可以用Multisim驗(yàn)證自己的作業(yè)，并且給學(xué)生更大的學(xué)習(xí)和思考空間。

3 結(jié)束語

改進(jìn)現(xiàn)有的教學(xué)方法和手段，將EDA技術(shù)應(yīng)用于數(shù)字電路的教學(xué)，是對(duì)此課程的教學(xué)改革。通過近幾年的教學(xué)探索，取得了較好的教學(xué)效果，學(xué)生對(duì)數(shù)字電路課程的興趣大大提高，理論聯(lián)系實(shí)際能力增強(qiáng)，動(dòng)手能力增強(qiáng)。學(xué)生不僅掌握了數(shù)字電路的基礎(chǔ)知識(shí)，而且掌握了現(xiàn)在數(shù)字電路的設(shè)計(jì)方法和新技術(shù)，為以后從事電子設(shè)計(jì)工作打下良好的基礎(chǔ)。

參考文獻(xiàn)：

[1] 白凈，張雪英. 《數(shù)字電路邏輯設(shè)計(jì)》課程的教學(xué)實(shí)踐研究[J]. 電氣電子教學(xué)學(xué)報(bào)，2007(s1):72-74.

篇9

關(guān)鍵詞：避雷器 放電計(jì)數(shù)器 避雷器監(jiān)測器

中圖分類號(hào)：TM862 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2016）09（b）-0032-02

根據(jù)設(shè)計(jì)目的要求，所研發(fā)設(shè)計(jì)的便攜式避雷器監(jiān)測器綜合校驗(yàn)裝置需要實(shí)現(xiàn)的兩大功能模塊：組合波（1.2/50 μs的電壓波，8/20μs的電流波）發(fā)生電路和工頻電流（0.1～10 mA）產(chǎn)生電路。組合波發(fā)生電路采用已有的便攜式測試儀電路實(shí)現(xiàn)，以產(chǎn)生大于100 V的沖擊電壓信號(hào)，達(dá)到避雷器計(jì)數(shù)器國家標(biāo)準(zhǔn)（JB 2440-91）中的下限動(dòng)作電壓。工頻電流裝置采用單片機(jī)加D/A芯片、軟件硬件結(jié)合的方式產(chǎn)生。通過程序設(shè)計(jì)，控制單片機(jī)產(chǎn)生合理的信號(hào)，經(jīng)過D/A轉(zhuǎn)換，達(dá)到產(chǎn)生正弦波的目的。

1 概述

避雷器的類型主要有保護(hù)間隙、閥型避雷器和氧化鋅避雷器。保護(hù)間隙主要用于限制大氣過電壓，一般用于配電系統(tǒng)、線路及變電所進(jìn)線段保護(hù)。閥型避雷器與氧化鋅避雷器用于變電所和發(fā)電廠的保護(hù)，在500 kV及以下系統(tǒng)主要用于限制大氣過電壓，在超高壓系統(tǒng)中還將用來限制內(nèi)過電壓或作為內(nèi)過電壓的后備保護(hù)。

避雷器放電計(jì)數(shù)器和避雷器監(jiān)測器起著監(jiān)測避雷器泄漏電流和用作雷擊次數(shù)統(tǒng)計(jì)的作用。串接在避雷器接地回路中，監(jiān)測器中的毫安表用于監(jiān)測運(yùn)行電壓下通過避雷器的漏電流有效值，可以判斷避雷器內(nèi)部是否受潮，元件是否異常等情況，從而提早有效地發(fā)現(xiàn)避雷器內(nèi)部缺陷，避免運(yùn)行中事故的發(fā)生。動(dòng)作計(jì)數(shù)器則是記錄避雷器在過電壓下動(dòng)作的次數(shù)，若避雷器在過電壓下頻繁動(dòng)作，如果處理不及時(shí)還容易造成避雷器爆炸的危險(xiǎn)情況。

在正常運(yùn)行電壓下，流過計(jì)數(shù)器的漏電流非常小，計(jì)數(shù)器不動(dòng)作。當(dāng)避雷器通過雷電波、操作波和工頻過電壓時(shí)，強(qiáng)大的工作電流從計(jì)數(shù)器的非線性電阻通過，經(jīng)過直流變換，對(duì)電磁線圈放電而使計(jì)數(shù)器吸動(dòng)一次，來實(shí)現(xiàn)測量避雷器動(dòng)作次數(shù)的裝置，這是常用避雷器監(jiān)測器的工作原理。在結(jié)構(gòu)上大多采用電阻片取壓、電磁線圈動(dòng)作、計(jì)數(shù)器顯示、透明玻璃罩、密封橡皮墊、底版及法蘭等進(jìn)行卡裝密封，高壓出線端從底板中心引出。

避雷器監(jiān)測器在線運(yùn)行時(shí)間長，容易造成計(jì)數(shù)器計(jì)數(shù)不靈敏，泄漏電流測量不準(zhǔn)確等問題，對(duì)避雷器的正常監(jiān)測工作造成不利影響。避雷器放電計(jì)數(shù)器是串在避雷器接地回路中用于監(jiān)測避雷器動(dòng)作次數(shù)和泄漏電流的設(shè)備，其主要故障是“動(dòng)作計(jì)數(shù)器不動(dòng)作”和“泄漏電流表指示不準(zhǔn)確”。

以下幾種情況可能е濾出問題。

（1）安裝工藝不佳，在運(yùn)輸途中顛簸后，計(jì)數(shù)器卡死而無法動(dòng)作。（2）密封圈老化，導(dǎo)致內(nèi)部潮濕、進(jìn)水，泄漏電流表讀數(shù)誤差增大。（3）長時(shí)間掛網(wǎng)運(yùn)行后，表內(nèi)的閥片老化。（4）避雷器表面的污穢電流流入表里后會(huì)導(dǎo)致泄漏電流增加，產(chǎn)生誤判。

針對(duì)避雷器監(jiān)測器容易出現(xiàn)的諸多問題，迫切需要一種方便可靠的現(xiàn)場綜合校驗(yàn)裝置，能實(shí)現(xiàn)現(xiàn)場對(duì)避雷器監(jiān)測器進(jìn)行雷電計(jì)數(shù)器動(dòng)作校驗(yàn)和泄漏電流校準(zhǔn)的工作，以確保監(jiān)測器功能穩(wěn)定可靠，進(jìn)而保證變電站避雷器的正常運(yùn)行工作。

2 沖擊電壓發(fā)生裝置的設(shè)計(jì)原理

根據(jù)GB/T 17626.5-1999電磁兼容試驗(yàn)和測量技術(shù)浪涌（沖擊）抗擾度試驗(yàn)的規(guī)定，能產(chǎn)生開路電壓波形、短路電流波形的信號(hào)發(fā)生器被稱為組合波浪涌信號(hào)發(fā)生器（CWG）或組合波信號(hào)發(fā)生器。

為產(chǎn)生測試校驗(yàn)所需要的組合波信號(hào)，研制的組合波發(fā)生電路基本原理如圖1所示，該組合波電路主要包括直流高電壓電源、組合波發(fā)生回路、測量部分和單片機(jī)接口等部分。高頻升壓電源經(jīng)充電電阻R1向高壓儲(chǔ)能電容C充電，控制電路通過電容C兩端的電阻分壓器實(shí)時(shí)監(jiān)測電容兩端的電壓值，當(dāng)充電達(dá)到預(yù)定值時(shí)，控制電路停止對(duì)電容充電，隨后觸發(fā)高壓放電開關(guān)閉合，經(jīng)過組合波發(fā)生回路輸出最大幅值為300 V的1.2/50 μs沖擊電壓波和最大幅值為150 A的8/20 μs的沖擊電流波，波形參數(shù)滿足國標(biāo)GB 18802.1-2002的要求。通過電容式分壓器測量試品兩端的沖擊電壓值，將高幅值電壓按線性分壓到單片機(jī)可以承受的電壓范圍。通過羅戈夫斯基線圈測量流過試品的沖擊電流信號(hào)，將電流信號(hào)轉(zhuǎn)換為單片機(jī)容易處理的電壓信號(hào)。分壓器和羅氏線圈的輸出沖擊電壓信號(hào)先經(jīng)過高精度峰值保持電路，然后通過AD模塊進(jìn)行測量和數(shù)據(jù)采集，將對(duì)應(yīng)的數(shù)字信號(hào)提供給控制電路進(jìn)行進(jìn)一步的控制和顯示。整個(gè)儀器采用8051單片機(jī)作為智能控制單元，采用C語言編程實(shí)現(xiàn)智能控制、數(shù)據(jù)采集、存儲(chǔ)和顯示等功能。

3 工頻電流發(fā)生裝置的原理

穩(wěn)定工頻電流產(chǎn)生電路原理是利用已有的變頻模塊（輸入50 Hz工頻信號(hào)，輸出可以得到高達(dá)100 V的工頻電壓）產(chǎn)生一個(gè)幅值可調(diào)的工頻電壓，加在避雷器監(jiān)測器兩端，通過控制單片機(jī)輸出50Hz工頻小信號(hào)的幅值，來達(dá)到控制變頻模塊輸出電壓，進(jìn)而控制測試回路的電流的目的。為了在測試回路中得到穩(wěn)定的電流值（從0.1～10 mA多檔位的電流值）的目的，需要在測試回路中加入電流負(fù)反饋環(huán)節(jié)，反饋信號(hào)與單片機(jī)所加信號(hào)進(jìn)行比較，達(dá)到閉環(huán)控制單片機(jī)輸出正弦波幅值的效果，進(jìn)而最終穩(wěn)定測試回路電流值的目的。

4 預(yù)計(jì)效益

研究設(shè)計(jì)便攜式避雷器計(jì)數(shù)器綜合校驗(yàn)裝置，能產(chǎn)生最大幅值為6 kV的1.2/50 μs沖擊電壓波（負(fù)載側(cè)開路時(shí)）、最大幅值為3 kA的8/20 μs的沖擊電流波（負(fù)載側(cè)短路時(shí)）的組合波，實(shí)現(xiàn)對(duì)避雷器計(jì)數(shù)器的動(dòng)作次數(shù)校驗(yàn)。該裝置能產(chǎn)生開口電壓不低于100 V的0.1～10 mA的標(biāo)準(zhǔn)工頻電流，以校驗(yàn)避雷器計(jì)數(shù)器的電流指示準(zhǔn)確度。

方便對(duì)避雷器的監(jiān)測和試驗(yàn)，便于日常電網(wǎng)設(shè)備的運(yùn)行和維護(hù)，確保避雷器的可靠性，提高避雷器對(duì)各類過電壓的保護(hù)性能，大大降低各類過電壓對(duì)電網(wǎng)設(shè)備安全穩(wěn)定運(yùn)行的影響?？梢詼p少停電和設(shè)備因過電壓而損壞，具有較好的經(jīng)濟(jì)效益和社會(huì)效益。

參考文獻(xiàn)

篇10

關(guān)鍵詞:生本教育;電子技術(shù)基礎(chǔ)教學(xué);模式構(gòu)建

中圖分類號(hào):G4

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1672-3198(2010)15-0271-02

1 引言

當(dāng)前,隨著信息技術(shù)突飛猛進(jìn)的發(fā)展,微電子集成電路也在不斷開辟著新的領(lǐng)域?！峨娮蛹夹g(shù)基礎(chǔ)》教學(xué)在這樣的專業(yè)發(fā)展背景之下,也應(yīng)進(jìn)行基于綜合素質(zhì)與創(chuàng)新能力的教學(xué)改革,以適應(yīng)人才培養(yǎng)需求。作為電子信息類、電氣信息類、計(jì)算機(jī)應(yīng)用等信息類專業(yè)一門重要的技術(shù)基礎(chǔ)課,《電子技術(shù)基礎(chǔ)》課程的目標(biāo)是使學(xué)生掌握電子技術(shù)的基本知識(shí)與技能?；趯W(xué)生的基本素質(zhì)以及人才市場的具體需求,本文結(jié)合“生本教育”理念,對(duì)《電子技術(shù)基礎(chǔ)》教學(xué)的新模式進(jìn)行闡述。

2 生本教育的內(nèi)涵

2.1 生本教育價(jià)值觀的核心

生本教育價(jià)值觀的核心是“以學(xué)生為出發(fā)點(diǎn)”。在生本教育理念下,教育的服務(wù)對(duì)象是學(xué)生,因此,在教學(xué)過程中應(yīng)將學(xué)生的實(shí)際特點(diǎn)和需求作為出發(fā)點(diǎn)和落腳點(diǎn),將學(xué)生視為教育的本體。學(xué)生在教育行為中所獲得的認(rèn)知和體驗(yàn)對(duì)其自身有著鮮明的塑造作用,學(xué)生的主體性在教育進(jìn)程中應(yīng)該得到充分的發(fā)揮。在《電子技術(shù)基礎(chǔ)》課程的教學(xué)中,尤其應(yīng)該注重對(duì)學(xué)生本身的專業(yè)能力、創(chuàng)新精神等內(nèi)在品質(zhì)的構(gòu)建。在教學(xué)行為中,應(yīng)聚焦于學(xué)生與教育資源之間的互動(dòng)過程,將學(xué)生的主體作用充分發(fā)揮出來,關(guān)注學(xué)生的自我實(shí)現(xiàn)。

2.2 生本教育倫理觀的重心

生本教育倫理觀的重心是對(duì)學(xué)生人格的尊重和對(duì)學(xué)生需求的正視,將學(xué)生視為一個(gè)獨(dú)立的個(gè)體,這同時(shí)也體現(xiàn)了生本教育的內(nèi)涵與本質(zhì)。對(duì)學(xué)生人格的尊重,應(yīng)該充分體現(xiàn)在師生教學(xué)過程中對(duì)學(xué)生學(xué)習(xí)潛力、專業(yè)稟賦、個(gè)體特征的關(guān)注和支持。應(yīng)該充分意識(shí)到,學(xué)生是一個(gè)具備自我激勵(lì)功能的完整系統(tǒng),在學(xué)習(xí)的進(jìn)程中假如得到教師的鼓勵(lì),則會(huì)繼續(xù)發(fā)揮潛能,直至走向更高的學(xué)習(xí)境界。在《電子技術(shù)基礎(chǔ)》教學(xué)中,教師應(yīng)注重在教學(xué)中誘導(dǎo)學(xué)生自身的激勵(lì)力量,將學(xué)習(xí)的外部動(dòng)力逐步轉(zhuǎn)換為學(xué)生的內(nèi)部動(dòng)力,從而使學(xué)生的綜合素質(zhì)更加完善。

例如,在“組合邏輯電路”這章節(jié)上,其教學(xué)目的主要是引導(dǎo)學(xué)生了解組合電路的用法,激發(fā)學(xué)生的想象力,然后自己設(shè)計(jì)出作品。上課時(shí)我提問學(xué)生從生活中說一說自己對(duì)組合邏輯電路的理解。同學(xué)們紛紛展示了他們在前一天晚上自學(xué)的發(fā)現(xiàn),在一輪積極的發(fā)言過后,課堂暫時(shí)平靜了,我就習(xí)慣性地順口問道:“還有發(fā)現(xiàn)嗎?”這時(shí)一位幾乎是從不主動(dòng)發(fā)言的同學(xué)舉起了手,我有些興奮地點(diǎn)起他,沒想到他提出了這樣的問題:“我昨晚想了一下,想設(shè)計(jì)一個(gè)密碼門”。我一愣,隨機(jī)意識(shí)到這是一個(gè)很好的學(xué)習(xí)組合邏輯電路設(shè)計(jì)的例子。我對(duì)他進(jìn)行了一番表揚(yáng)(以后該生在學(xué)習(xí)上更加的主動(dòng)和積極了,期末考該生成績也得到大大的提高),隨后引入更深層的課題,如果設(shè)計(jì)一個(gè)密碼門,怎樣設(shè)計(jì)?大家都進(jìn)入了積極的討論中……

在生本教育倫理觀的指導(dǎo)下,充分尊重學(xué)生,正視學(xué)生的個(gè)體發(fā)展,特別是后進(jìn)生在生本教育倫理觀的指導(dǎo)下更加積極更加主動(dòng)的參與學(xué)習(xí)和討論,成績得到迅速的提高。

2.3 生本教育行為觀的中心

生本教育行為觀的中心是通過學(xué)生自身的努力完成知識(shí)與能力的內(nèi)化過程。因此,在教學(xué)進(jìn)程中,應(yīng)該通過依靠學(xué)生自身的行為,促使其在教師的引導(dǎo)和支持之下順利地完成內(nèi)化的過程。人本主義心理學(xué)認(rèn)為,“沒有人能教會(huì)任何人任何東西?！痹谏窘逃哪Ｊ较?學(xué)習(xí)者居于機(jī)體活動(dòng)與意識(shí)活動(dòng)同步的狀態(tài)中,起到更好的效果。在《電子技術(shù)基礎(chǔ)》教學(xué)中筆者發(fā)現(xiàn),如今的學(xué)生普遍擁有獨(dú)立的意識(shí),而其知識(shí)面與從前的學(xué)生相比也更加寬泛和豐富,社會(huì)的變化與發(fā)展也突飛猛進(jìn)。因此,在教學(xué)中,應(yīng)盡力為學(xué)生構(gòu)建有利于其專業(yè)素質(zhì)和知識(shí)素養(yǎng)提升的環(huán)境與條件。將學(xué)生視為教學(xué)行為中的重要角色,激發(fā)起他們的能力與動(dòng)力,提升其學(xué)習(xí)的積極性。

例如在學(xué)完“組合邏輯電路”章節(jié)內(nèi)容后,進(jìn)行實(shí)驗(yàn)設(shè)計(jì)學(xué)習(xí)時(shí),我不是先由教師提出教學(xué)內(nèi)容,而是作了全新的設(shè)計(jì),我愁眉苦臉走入課室,學(xué)生一見就非常好奇,互相交頭接耳。我見到已引起學(xué)生注意,馬上說:“我們學(xué)校要進(jìn)行電子知識(shí)問答競賽,我負(fù)責(zé)這個(gè)項(xiàng)目的競賽,我在想怎樣才能保證競賽過程中,搶答這環(huán)節(jié)中誰按鈴最快的準(zhǔn)確性。”學(xué)生開始議論紛紛,并提出用機(jī)器最準(zhǔn)確。我立即接上:“這提議不錯(cuò),但是用什么機(jī)器呢?”在我的引導(dǎo)下,有學(xué)生提出了搶答器。我再引導(dǎo):“人數(shù)多怎么辦?搶答器能實(shí)現(xiàn)這個(gè)功能嗎?”“老師,多路智力搶答器吧!”我繼續(xù)問,那么同學(xué)們能幫我設(shè)計(jì)一個(gè)方案嗎?學(xué)生顯得很興奮,進(jìn)行討論如何設(shè)計(jì)等……整節(jié)課的內(nèi)容完成得非常順利,教學(xué)效果很顯著。學(xué)生也非常積極和主動(dòng),因?yàn)榻Y(jié)論,都是他們自己得出的!

3 基于生本教育理念下的《電子技術(shù)基礎(chǔ)》教學(xué)模式

3.1 生本教育理念下的《電子技術(shù)基礎(chǔ)》教學(xué)模式

3.1.1 生本教育的原則

生本教育的原則是以學(xué)生為基本出發(fā)點(diǎn),即“一切為了學(xué)生,高度尊重學(xué)生,全面依靠學(xué)生”。在這樣的教育原則之下,學(xué)生才能夠真正變成學(xué)習(xí)的主導(dǎo)者。在《電子技術(shù)基礎(chǔ)》課程中引入生本教育模式,就是要一改傳統(tǒng)的灌輸性教學(xué)模式,教師不將過多的干預(yù)性指令強(qiáng)加給學(xué)生,放手讓學(xué)生發(fā)揮自身的積極性和創(chuàng)造潛能,盡可能的自主學(xué)習(xí)。在生本教育模式之下,教師對(duì)學(xué)生的獨(dú)立意識(shí)給予充分的尊重,確保學(xué)生擁有相對(duì)獨(dú)立的學(xué)習(xí)空間與活動(dòng)空間。在此基礎(chǔ)上進(jìn)行相應(yīng)情景的創(chuàng)設(shè),充分激發(fā)學(xué)生的自我意識(shí)。

3.1.2 《電子技術(shù)基礎(chǔ)》教學(xué)中的生本教育的實(shí)施

生本教育的核心是培養(yǎng)學(xué)生的綜合素質(zhì)與創(chuàng)新能力,《電子技術(shù)基礎(chǔ)》課程的重要性是不言而喻的。在生本教育理念下,應(yīng)該減少驗(yàn)證性實(shí)驗(yàn)的比重,重點(diǎn)開設(shè)設(shè)計(jì)性試驗(yàn),并在此基礎(chǔ)上探索生本教育的最優(yōu)化模式。在整體把握學(xué)生基本情況的基礎(chǔ)上,《電子技術(shù)基礎(chǔ)》教學(xué)可以采取以下步驟:

(1)課始引導(dǎo)學(xué)生自主體驗(yàn)知識(shí)。第一步,引導(dǎo)學(xué)生運(yùn)用自己掌握的學(xué)習(xí)技能預(yù)習(xí)新課;第二步,教師根據(jù)新課的特點(diǎn),有針對(duì)性地設(shè)計(jì)問題,讓學(xué)生帶著這些問題主動(dòng)自學(xué)教材,探索方法,嘗試生疑,比如加法器、編碼器、譯碼器、顯示電路等。學(xué)生通過驗(yàn)證性的實(shí)驗(yàn)過程,更加深入的理解了理論知識(shí)以及它們的功能。在此基礎(chǔ)上自行體驗(yàn)對(duì)所學(xué)知識(shí)的獨(dú)特理解;第三步,搜索和本節(jié)內(nèi)容有聯(lián)系的已學(xué)過的知識(shí)或已了解的相關(guān)知識(shí);第四步,試著運(yùn)用已有知識(shí)來解決本課新知,并整理出自己在解決問題過程中遇到的困惑,以便在下一步驟中交流。

以“組合邏輯電路”章節(jié)為例,在該教學(xué)過程中,為使學(xué)生理解組合邏輯電路的原理、設(shè)計(jì)過程和應(yīng)用,教師可以進(jìn)行如下的課始引導(dǎo)過程。

表1

教學(xué)過程問題線索學(xué)生活動(dòng)設(shè)計(jì)意圖

提出問題從生活經(jīng)驗(yàn)中說一說你對(duì)組合邏輯電路的認(rèn)識(shí)用已有知識(shí)數(shù)字電路基礎(chǔ)和邏輯門電路等知識(shí)進(jìn)行分析和探討各個(gè)組合邏輯電路的原理、功能和設(shè)計(jì)過程等了解學(xué)生對(duì)邏輯電路知多少,以此作為“以學(xué)定教的依據(jù)。

(2)課中引導(dǎo)學(xué)生主動(dòng)參與過程。在這個(gè)環(huán)節(jié)突出”少教多學(xué)“,注重激發(fā)學(xué)生對(duì)課堂教學(xué)強(qiáng)烈的參與與欲望,運(yùn)用啟發(fā)學(xué)生自我學(xué)習(xí)的策略讓其主動(dòng)探求。這時(shí)教師擔(dān)任輔助的角色,要促使學(xué)生主動(dòng)把學(xué)到的知識(shí)融合進(jìn)自己原有的知識(shí)體。如讓學(xué)生自己選擇題目,通過自行采購元器件、親自安裝調(diào)試,最終完成實(shí)驗(yàn)。綜合性實(shí)驗(yàn)可以培養(yǎng)學(xué)生科學(xué)的工作作風(fēng)以及解決實(shí)際問題的能力。實(shí)驗(yàn)?zāi)Ｊ揭惨兴倪M(jìn),應(yīng)該引入新的技術(shù)與器件,進(jìn)行開放式教學(xué),此外,要充分利用當(dāng)前一些功能強(qiáng)大的軟件,完成仿真類實(shí)驗(yàn)教學(xué),從而從多個(gè)不同角度和側(cè)面,運(yùn)用生本教育的思維模式和理論方法提升學(xué)生的能力。

例如,以”組合邏輯電路“章節(jié)為例,可設(shè)計(jì)如下課中教學(xué)過程:

表2

教學(xué)過程問題線索學(xué)生活動(dòng)設(shè)計(jì)意圖

實(shí)驗(yàn)探究

(1)加法器設(shè)計(jì)與應(yīng)用觀察他們的組成以及輸入輸出信號(hào)讓學(xué)生掌握加法器的設(shè)計(jì)過程

(2)編碼器設(shè)計(jì)與應(yīng)用觀察他們的組成以及輸入輸出信號(hào)讓學(xué)生掌握編碼器的設(shè)計(jì)過程

(3)譯碼器設(shè)計(jì)應(yīng)用觀察他們的組成以及輸入輸出信號(hào)讓學(xué)生掌握譯碼器的設(shè)計(jì)過程

學(xué)生演示通過上述實(shí)驗(yàn),在小組中說一說你對(duì)組合邏輯電路的理解學(xué)生根據(jù)實(shí)驗(yàn)觀察到的現(xiàn)象,歸納總結(jié)組合邏輯電路的設(shè)計(jì)過程和應(yīng)用原理使學(xué)生掌握組合邏輯電路的設(shè)計(jì),進(jìn)行設(shè)計(jì)其他電路。

學(xué)生通過了以上三個(gè)實(shí)驗(yàn)的探究,學(xué)會(huì)了組合邏輯電路的設(shè)計(jì)過程,發(fā)現(xiàn)它們的設(shè)計(jì)過程都是大同小異。

通過上述的課程設(shè)計(jì),在教學(xué)過程中把學(xué)習(xí)內(nèi)容變?yōu)閷W(xué)生的活動(dòng)過程。這樣大大的激發(fā)了學(xué)生的自主學(xué)習(xí)性。

(3)課末引導(dǎo)學(xué)生積極遷移知識(shí)。課后引導(dǎo)學(xué)生主動(dòng)參與認(rèn)識(shí)的延伸練習(xí),能培養(yǎng)學(xué)生自覺地鞏固、深化和運(yùn)用課堂所學(xué)的知識(shí)能力和習(xí)慣,學(xué)會(huì)鞏固、運(yùn)用知識(shí)的科學(xué)方法。引導(dǎo)學(xué)生重點(diǎn)放在那些具有廣泛遷移價(jià)值的學(xué)習(xí)材料上。在這一環(huán)節(jié)中,要緊扣學(xué)習(xí)目標(biāo),設(shè)計(jì)能夠鞏固知識(shí)和知識(shí)遷移的訓(xùn)練題目,讓學(xué)生當(dāng)堂獨(dú)立完成。教師的主要任務(wù)是巡視搜集答題信息,組織講座和講評(píng),重點(diǎn)展示解決問題的思維過程。譬如,拆開的電動(dòng)機(jī)、變壓器、示波器、電視機(jī)、電流表、電壓表以及電子電路中的晶體管、雙連電容器、中周、集成塊等。這些元器件讓學(xué)生隨時(shí)參觀,甚至可自己動(dòng)手拆卸以看清其內(nèi)部結(jié)構(gòu),以節(jié)省學(xué)時(shí)提高效率。實(shí)驗(yàn)室可研制一套電子元器件及應(yīng)用的多媒體教學(xué)系統(tǒng),介紹電子元器件的性能參數(shù)、應(yīng)用及最新發(fā)展,以便學(xué)生了解電工學(xué)科的最新發(fā)展動(dòng)態(tài),開發(fā)電子元器件數(shù)據(jù)庫,方便學(xué)生查詢使用,該系統(tǒng)可加載到校園網(wǎng)上,方便學(xué)生學(xué)習(xí)使用。實(shí)驗(yàn)室可以每年組織一些電子技術(shù)第二課堂活動(dòng)和競賽,并把所選取的優(yōu)秀作品作為陳列內(nèi)容,以增加電子類學(xué)科的吸引力,提高學(xué)生對(duì)該學(xué)科的學(xué)習(xí)興趣,豐富學(xué)生的電子技術(shù)知識(shí),進(jìn)一步拓寬知識(shí)面。

3.2 基于生本教育理念下的《電子技術(shù)基礎(chǔ)》教學(xué)模式的可行性與意義

對(duì)學(xué)生的尊重,是生本教育的本質(zhì)和基本原則,其關(guān)鍵是從內(nèi)部和外部了解學(xué)生。在生本教育理念之下,有利于增強(qiáng)學(xué)生的學(xué)習(xí)自信心,有利于學(xué)生養(yǎng)成良好的自主學(xué)習(xí)習(xí)慣,有利于學(xué)生運(yùn)用合理的學(xué)習(xí)方式進(jìn)行學(xué)習(xí)。

本學(xué)期通過《電子技術(shù)基礎(chǔ)》的生本教育實(shí)踐,全班同學(xué)總體成績有很大的提高,在幾次的考核過程中,學(xué)生的及格率均達(dá)到了90%以上,較以往沒有開始生本教育之前提高了13%。這說明了在生本教育實(shí)踐中,使強(qiáng)者更強(qiáng),弱者也逐漸變強(qiáng)。

4 結(jié)語

在電子專業(yè)課程中開展生本教育,筆者在不斷地深入學(xué)習(xí)、積累與研究。通過對(duì)《電子技術(shù)基礎(chǔ)》的生本教育,筆者發(fā)現(xiàn)生本喚醒了學(xué)生也喚醒了教師。學(xué)生在課堂上猶如魚兒得水,自由暢游;教師在課堂上精神是愉悅的,教師在生本教育實(shí)踐中不斷地收獲幸福。電子專業(yè)作為工科學(xué)科,具有很強(qiáng)的實(shí)踐性,如何在專業(yè)課程中開展生本教育、全面鋪開生本教育模式,仍需我們的教育工作者不斷地研究與實(shí)踐。

參考文獻(xiàn)

[1]朱開炎.生本教育的生態(tài)課堂教學(xué)模式[J].課程?教材?教法,2004,(5).

[2]郭思樂.教育走向生本[M].北京:人民教育出版社,2002.

[3]“生本教育”專輯[P].人民教育.2009:15-16.