導(dǎo)語：如何才能寫好一篇電路設(shè)計規(guī)則，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

 

集成電路(IntegratedCircuit)產(chǎn)業(yè)是典型的知識密集型、技術(shù)密集型、資本密集和人才密集型的高科技產(chǎn)業(yè)，是關(guān)系國民經(jīng)濟和社會發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是新一代信息技術(shù)產(chǎn)業(yè)發(fā)展的核心和關(guān)鍵，對其他產(chǎn)業(yè)的發(fā)展具有巨大的支撐作用。經(jīng)過30多年的發(fā)展，我國集成電路產(chǎn)業(yè)已初步形成了設(shè)計、芯片制造和封測三業(yè)并舉的發(fā)展格局，產(chǎn)業(yè)鏈基本形成。但與國際先進(jìn)水平相比，我國集成電路產(chǎn)業(yè)還存在發(fā)展基礎(chǔ)較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強、應(yīng)用開發(fā)水平急待提高、產(chǎn)業(yè)鏈有待完善等問題。在集成電路產(chǎn)業(yè)中，集成電路設(shè)計是整個產(chǎn)業(yè)的龍頭和靈魂。而我國集成電路設(shè)計產(chǎn)業(yè)的發(fā)展遠(yuǎn)滯后于計算機與通信產(chǎn)業(yè)，集成電路設(shè)計人才嚴(yán)重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設(shè)計人才，是當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中一個亟待解決的問題，也是高校微電子等相關(guān)專業(yè)改革和發(fā)展的機遇和挑戰(zhàn)。[1_4]

 

一、集成電路版圖設(shè)計軟件平臺

 

為了滿足新形勢下集成電路人才培養(yǎng)和科學(xué)研究的需要，合肥工業(yè)大學(xué)(以下簡稱"我校”從2005年起借助于大學(xué)計劃。我校相繼開設(shè)了與集成電路設(shè)計密切相關(guān)的本科課程，如集成電路設(shè)計基礎(chǔ)、模擬集成電路設(shè)計、集成電路版圖設(shè)計與驗證、超大規(guī)模集成電路設(shè)計 、 ASIC設(shè)計方法、硬件描述語言等。同時對課程體系進(jìn)行了修訂，注意相關(guān)課程之間相互銜接，關(guān)鍵內(nèi)容不遺漏，突出集成電路設(shè)計能力的培養(yǎng)，通過對課程內(nèi)容的精選、重組和充實，結(jié)合實驗教學(xué)環(huán)節(jié)的開展，構(gòu)成了系統(tǒng)的集成電路設(shè)計教學(xué)過程。56]

 

集成電路設(shè)計從實現(xiàn)方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設(shè)計。全定制集成電路設(shè)計，特別是其后端的版圖設(shè)計,涵蓋了微電子學(xué)、電路理論、計算機圖形學(xué)等諸多學(xué)科的基礎(chǔ)理論，這是微電子學(xué)專業(yè)的辦學(xué)重要特色和人才培養(yǎng)重點方向，目的是給本科專業(yè)學(xué)生打下堅實的設(shè)計理論基礎(chǔ)。

 

在集成電路版圖設(shè)計的教學(xué)中，采用的是中電華大電子設(shè)計公司設(shè)計開發(fā)的九天EDA軟件系統(tǒng)(ZeniEDASystem),這是中國唯1的具有自主知識產(chǎn)權(quán)的EDA工具軟件。該軟件與國際上流行的EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計規(guī)模，可進(jìn)行國際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它的某些功能如版圖編輯、驗證等已經(jīng)與國際產(chǎn)品相當(dāng)甚至更優(yōu)，已經(jīng)在商業(yè)化的集成電路設(shè)計公司以及東南大學(xué)等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計中發(fā)揮了強大的功能，并成功開發(fā)出了許多實用的集成電路芯片。

 

九天EDA軟件系統(tǒng)包括設(shè)計管理器，原理圖編輯器，版圖編輯工具，版圖驗證工具，層次版圖設(shè)計規(guī)則檢查工具，寄生參數(shù)提取工具，信號完整性分析工具等幾個主要模塊，實現(xiàn)了從集成電路電路原理圖到版圖的整個設(shè)計流程。

 

二、集成電路版圖設(shè)計的教學(xué)目標(biāo)

 

根據(jù)培養(yǎng)目標(biāo)結(jié)合九天EDA軟件的功能特點，在本科生三年級下半學(xué)期開設(shè)了為期一周的以九天EDA軟件為工具的集成電路版圖設(shè)計課程。

 

在集成電路版圖設(shè)計的教學(xué)中，首先對集成電路設(shè)計的_些相關(guān)知識進(jìn)行回顧，介紹版圖設(shè)計的基礎(chǔ)知識，如集成電路設(shè)計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關(guān)物理知識及物理結(jié)構(gòu)，版圖設(shè)計的基本流程，版圖的總體設(shè)計，布局規(guī)劃以及標(biāo)準(zhǔn)單元的版圖設(shè)計等。然后結(jié)合上機實驗，講解Unix和Linux操作系統(tǒng)的常用命令，詳細(xì)闡述基于標(biāo)準(zhǔn)單元庫的版圖設(shè)計流程，指導(dǎo)學(xué)生使用ZeniSE繪制電路原理圖，使用ZeniPDT進(jìn)行NMOS/PMOS以及反相器的簡單版圖設(shè)計。在此基礎(chǔ)上，讓學(xué)生自主選擇_些較為復(fù)雜的單元電路進(jìn)行設(shè)計，如數(shù)據(jù)選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發(fā)器、六管MOS靜態(tài)存儲單元等，使學(xué)生能深入理解集成電路版圖設(shè)計的概念原理和設(shè)計方法。最后介紹版圖驗證的基本思想及實現(xiàn)，包括設(shè)計規(guī)則的檢查(DRC),電路參數(shù)的檢查(ERC),網(wǎng)表一致性檢查(LVS),指導(dǎo)學(xué)生使用ZeniVERI等工具進(jìn)行版圖驗證、查錯和修改。7]

 

集成電路版圖設(shè)計的教學(xué)目標(biāo)是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設(shè)置，能識別基本單元的版圖，根據(jù)版圖信息初步提取出相應(yīng)的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據(jù)版圖提取單元電路的原理圖。

 

第二，能夠編寫設(shè)計版圖驗證命令文件(commandfile)。版圖驗證需要四個文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學(xué)生能夠利用ZeniVER丨進(jìn)行設(shè)計規(guī)則檢查DRC驗證并修改版圖、電學(xué)規(guī)則檢查(ERC)、版圖網(wǎng)表提取(NE)、利用LDC工具進(jìn)行LVS驗證，利用LDX工具進(jìn)行LVS的查錯及修改等。

 

第三，能夠基本讀懂和理解版圖設(shè)計規(guī)則文件的含義。版圖設(shè)計規(guī)則規(guī)定了集成電路生產(chǎn)中可以接受的幾何尺寸要求和可以達(dá)到的電學(xué)性能，這些規(guī)則是電路設(shè)計師和工藝工程師之間的_種互相制約的聯(lián)系手段，版圖設(shè)計規(guī)則的目的是使集成電路設(shè)計規(guī)范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標(biāo)準(zhǔn)單元方式設(shè)計版圖，需要有統(tǒng)一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發(fā)器、全加器、寄存器等功能電路，因此，理解并學(xué)會版圖庫的建立也是版圖設(shè)計教學(xué)的一個重要內(nèi)容。

 

三、CMOS反相器的版圖設(shè)計的教學(xué)實例介紹

 

下面以一個標(biāo)準(zhǔn)CMOS反相器來簡單介紹一下集成電路版圖設(shè)計的一般流程。

 

1.內(nèi)容和要求

 

根據(jù)CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區(qū)、多晶硅及接觸孔等;完成必要的連線并標(biāo)注輸入輸出端。

 

2.設(shè)計步驟

 

根據(jù)CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結(jié)構(gòu)及構(gòu)成;打開終端，進(jìn)入pdt文件夾，鍵入pdt,進(jìn)入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對應(yīng)，熟悉版圖編輯器各個命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關(guān)系作相應(yīng)的連線，最后檢查修改整個版圖。

 

3.版圖驗證

 

打開終端，進(jìn)入zse文件夾，鍵入zse,進(jìn)入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導(dǎo)出其網(wǎng)表文件;調(diào)出版圖設(shè)計的設(shè)計規(guī)則文件，閱讀和理解其基本語句的含義，對其作相應(yīng)的路徑和文件名的修改以滿足物理驗證的要求;打開終端，進(jìn)入pdt文件夾，鍵入pdt，進(jìn)入ZeniPDT版圖編輯器，調(diào)出CMOS反相器的版圖，在線進(jìn)行DRC驗證并修改版圖;對網(wǎng)表一致性檢查文件進(jìn)行路徑和文件名的修改，利用LDC工具進(jìn)行LVS驗證;如果LVS驗證有錯，貝懦要調(diào)用LDX工具，對版圖上的錯誤進(jìn)行修改。

 

4.設(shè)計提示

 

要很好的理解版圖設(shè)計的過程和意義，應(yīng)對MOS結(jié)構(gòu)有一個深刻的認(rèn)識;需要對器件做襯底接觸，版圖實現(xiàn)上襯底接觸直接做在電源線上;接觸孔的大小應(yīng)該是一致的，在不違反設(shè)計規(guī)則的前提下,接觸孔應(yīng)盡可能的多，金屬的寬度應(yīng)盡可能寬;繪制圖形時可以多使用〃復(fù)制"操作，這樣可以大大縮小工作量，且設(shè)計的圖形滿足要求并且精確;注意P管和N管有源區(qū)的大小，一般在版圖設(shè)計上，P管和N管大小之比是2:1;注意整個版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應(yīng)該保持一定的距離，層次本身的寬度的大小要適當(dāng)，以滿足設(shè)計規(guī)則的要求。四、基本MOS差分放大器版圖設(shè)計的設(shè)計實例介紹在基本MOS差分放大器的版圖設(shè)計中，要求學(xué)生理解構(gòu)成差分式輸入結(jié)構(gòu)的原理和組成結(jié)構(gòu)，畫出相應(yīng)的電路原理圖，進(jìn)行ERC檢查，然后根據(jù)電路原理圖用PDT工具上繪制與之對應(yīng)的版圖。當(dāng)將基本的版圖繪制好之后，對版圖里的輸入、輸出端口以及電源線和地線進(jìn)行標(biāo)注，然后利用幾何設(shè)計規(guī)則文件進(jìn)行在線DRC驗證，利用版圖與電路圖的網(wǎng)表文件進(jìn)行LVS檢查，修改其中的錯誤并優(yōu)化版圖，最后全部通過檢查，設(shè)計完成。

 

五、結(jié)束語

 

集成電路版圖設(shè)計的教學(xué)環(huán)節(jié)使學(xué)生鞏固了集成電路設(shè)計方面的理論知識，提高了學(xué)生在集成電路設(shè)計過程中分析問題和解決問題的能力，為今后的職業(yè)生涯和研究工作打下堅實的基礎(chǔ)。因此，在今后的教學(xué)改革工作中，除了要繼續(xù)提高教師的理論教學(xué)水平外，還必須高度重視以EDA工具和設(shè)計流程為核心的實踐教學(xué)環(huán)節(jié)，努力把課堂教學(xué)和實際設(shè)計應(yīng)用緊密結(jié)合在一起，培養(yǎng)學(xué)生的實際設(shè)計能力，開闊學(xué)生的視野，在實驗項目和實驗內(nèi)容上進(jìn)行新的探索和實踐。

 

參考文獻(xiàn)：

 

[1]孫玲.關(guān)于培養(yǎng)集成電路專業(yè)應(yīng)用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計人才培養(yǎng)課程體系改革[J].電氣電子教學(xué)學(xué)報,2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設(shè)計應(yīng)用型人才培養(yǎng)實踐教學(xué)的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學(xué)專業(yè)丨C設(shè)計人才培養(yǎng)主干課程設(shè)置[J].桂林電子科技大學(xué)學(xué)報,2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業(yè)大學(xué)學(xué)報(社會科學(xué)版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實驗教學(xué)研究[J].實驗科學(xué)與技術(shù)，2006,(5):71-73.

篇2

Tao Zhongliang；Zhao Wenzhuo

（Jilin Aeronautical Engineering School，Jilin 132102，China）

摘要： 計算機的發(fā)展以及應(yīng)用領(lǐng)域的不斷擴大，為電路設(shè)計提供了強大支持。Protel DXP 2004這一軟件在工程設(shè)計和學(xué)校教學(xué)過程中應(yīng)用極為廣泛，為了讓學(xué)生更好的掌握這一軟件，我們在教學(xué)中采用任務(wù)教學(xué)法。

Abstract: The development of computers and the expansion of its application provide a powerful support for the circuit design. Protel DXP 2004 is extensively used in engineering design and teaching process. In order to enable students to better master this software, we use task-based approach in teaching.

關(guān)鍵詞： EDA 計算機輔助設(shè)計 PROTEL DXP 2004 任務(wù)教學(xué)法

Key words: EDA；computer-aided design；PROTEL DXP 2004；task-based approach

中圖分類號：G43文獻(xiàn)標(biāo)識碼：A文章編號：1006-4311（2011）19-0223-01

0引言

計算機的發(fā)展以及應(yīng)用領(lǐng)域的不斷擴大，為電路設(shè)計提供了強大支持。電路設(shè)計自動化（EDA）就是將電路設(shè)計中的各項工作由計算機輔助完成，它極大提高了電路設(shè)計的效率，有效的減輕了設(shè)計人員的勞動輕度。

1以Protel DXP 2004軟件為例

目前，國內(nèi)最流行的電子電路設(shè)計工具，就是Altium公司開發(fā)的Protel系列軟件，而Protel DXP 2004是Altium公司2004年推出的Protel版本，也是目前功能比較完善的一個版本。

1.1 原理圖設(shè)計部分，主要是對原理圖編輯器的熟練使用。原理圖編輯器主要是完成實際電路電氣連接的正確描述，包括選取元器件的原理圖符號并且正確的連接，選擇元器件的封裝；

1.2 PCB設(shè)計部分，主要是對PCB編輯器的熟練使用。PCB編輯器主要是根據(jù)原理圖的設(shè)計，完成電路板的制作。包括規(guī)劃電路板的外形，元器件的布局布線覆銅等；這兩個階段是可以相互調(diào)整的，當(dāng)原理圖改變之后，PCB板要相應(yīng)的更新，反之亦然。

在傳統(tǒng)的教學(xué)過程中，學(xué)生理解和練習(xí)的時候往往印象不是很深，有些操作容易遺忘?；谶@一原因，在平時的教學(xué)過程中，我將Protel DXP 2004這門課程設(shè)計成任務(wù)教學(xué)法。即在學(xué)習(xí)每個知識點之前，給學(xué)生布置一個繪圖任務(wù)，然后對所繪圖形中需要的知識點在繪圖過程中逐依講解。

下面主要通過幾個例子說明一下任務(wù)教學(xué)法。

例一：制作元器件封裝

布置任務(wù)：制作元器件封裝（自制法）

制作封裝方法：自制一個可變電阻器封裝，封裝名為KR

（1）文件――創(chuàng)建――庫――PCB庫 注：可以設(shè)置界面參數(shù)，但一般是默認(rèn)界面參數(shù)設(shè)置方法：右鍵――選擇項――庫選擇項。

（2）保存

②繪制PCB封裝：

（1）在Mulit-Layer層上放置焊盤

注：設(shè)定參考點方法編輯――設(shè)定參考點――位置――點擊所設(shè)焊盤

其他焊盤調(diào)整X,Y坐標(biāo)確定具置。

（2）在Top Overlayer層放置外形輪廓線

③保存命名：

（1）命名：工具――元件屬性――命名KR

（2）保存注：通過右下腳PCB編輯器PCB――PCB Library可查看，雙擊封裝也可命名

繼續(xù)制作：工具――新元件……

例二：印制電路板全過程

印制電路板的過程在學(xué)生們的眼里是很困難的，這里我們布置一個任務(wù)，讓大家繪制好圖形后生成電路板。我們對各個步驟采用邊講解邊總結(jié)的方法，以便加深學(xué)生的印象，達(dá)到熟練掌握的目的。

布置任務(wù)：繪制圖形及印制電路板全過程練習(xí)方法步驟演示：

①建立項目文件：

（1）原理圖文件； （2）PCB文件； （3）原理圖庫文件； （4）PCB庫文件；

②編譯原理圖：

(1)在工程文件Projects標(biāo)簽中，右鍵單擊原理圖―Compile…編譯；或（2）在原理圖界面 項目管理――Compile…

③邊界設(shè)定：

（1）物理邊界設(shè)定：在Mechanical層畫矩形，大小可通過設(shè)定直線坐標(biāo)設(shè)定；設(shè)計――PCB形狀――重新定義――再畫出邊框；

（2）電氣邊界設(shè)定：在Keep-Out-Layer層畫電氣邊界。

④更新PCB：

（1）原理圖界面：設(shè)計――Update…；或（2）PCB界面：設(shè)計――Import Changes From…；使變化生效――執(zhí)行變化、刪除生成的元器件盒；

⑤元件布局：

（1）自動布局：工具――放置元件――自動布局；（2）手動布局：手動調(diào)整；

⑥布線規(guī)則設(shè)置：設(shè)計――規(guī)則

（1）電氣規(guī)則Electrical：①間距Clearance

（2）布線規(guī)則Routing：

a.線寬With，常加寬VCC和GND線寬；b.優(yōu)先級Routing Priority，常把VCC設(shè)置為1，其他改為2；c.過孔Routing Via Style；

⑦布線：（1）自動布線： ①自動布線―全部對象。②自動布線―網(wǎng)絡(luò)―選中一網(wǎng)絡(luò)（2）手動布線：有時我們自己調(diào)整布線需要用到手動布線功能；完善PCB板：一塊理想的印制電路板還需要進(jìn)行一些完善工作；

⑧覆銅： 注意覆銅工作層面和網(wǎng)絡(luò)（GND）的選擇；

⑨放過孔：為了讓頂層和底層的覆銅更好的連接；

⑩放補淚滴：工具――淚滴焊盤；

???放文字：在頂層絲印層Top Over Layer放置；

制作完畢，保存；

???三維立體查看：查看――顯示三維PCB板。

2結(jié)束語

以上是在教學(xué)過程中總結(jié)出的一些教學(xué)方法，利用這種任務(wù)教學(xué)法，讓學(xué)生一邊繪圖一邊將知識點掌握，同時也將重點知識總結(jié)歸納，以便日后復(fù)習(xí)。

參考文獻(xiàn)：

篇3

【關(guān)鍵詞】教學(xué)目標(biāo)；過程；協(xié)作學(xué)習(xí)；情境；能動性

【Abstract】Base on project teaching method ， proposed the teaching reform steps and Methods of the Microcomputer principle，set up a teaching situation ，it is clear that Teachers under the student as the center ， “student performance management system”project used to wear in Microcomputer principle， inspired the learning interest of the students.

【Key words】The teaching goal；Process；Collaborative learning；Situation；Motility

1 項目教學(xué)法[1]

根據(jù)項目教學(xué)法原理和規(guī)則， 把理論和實踐相結(jié)合，讓學(xué)習(xí)者在一定的情境即社會需求的背景下，把自身已有的知識和經(jīng)驗為基礎(chǔ)主動的建構(gòu)學(xué)習(xí)活動。即是在教師設(shè)計的情境下的學(xué)生的學(xué)習(xí)過程，使學(xué)生借助已有的知識和經(jīng)驗，主動探索，積極交流，建立對《微機原理》課程新的認(rèn)知過程。筆者將《微機原理》與工程項目相結(jié)合，將工程項目應(yīng)用于教學(xué)的過程，也是使學(xué)生主動建構(gòu)自己已有知識經(jīng)驗的過程，同時也是通過新經(jīng)驗與原有知識經(jīng)驗的相互作用而不斷充實、豐富和改造自己已有知識經(jīng)驗的過程。將課程與工程項目結(jié)合，更強化了學(xué)生學(xué)習(xí)的主動性、實踐性、創(chuàng)造性和社會性，從而對學(xué)習(xí)與教學(xué)提出了許多新的見解和思想。

2 《微機原理》的課程情景

《微機原理》的課程情景包括《微機原理》課程特點和《微機原理》課程設(shè)置特點。

（1）《微機原理》課程特點：《微機原理》包括二個方面的內(nèi)容，其一，匯編語言的程序設(shè)計；其二，硬件電路的設(shè)計和軟件接口；其三，《微機原理》涉及的概念比較復(fù)雜，規(guī)則繁多，使用靈活，容易出錯，教師教學(xué)和學(xué)生學(xué)習(xí)都感到困難，并不同程度產(chǎn)生畏難心理；這是一門實踐情很強的課程，沒有深澳的理論，也沒有邏輯推理過程，同時是指令對底層的操作，所以執(zhí)行過程是看不見摸不著的，對學(xué)生來說不能形象的理解，枯槽無味，因此學(xué)習(xí)起就比較困難。

（2）《微機原理》課程設(shè)置特點：其一，《微機原理》教學(xué)的少課時，多內(nèi)容，該課程從54學(xué)時減少到了41學(xué)時；其二，匯編語言作為程序設(shè)計語言之一，不但是計算機專業(yè)的必修課，而且非計算機專業(yè)的學(xué)習(xí)課程。

為解決上述問題筆者在整個教學(xué)過程中分別以指令系統(tǒng)模型圖和系統(tǒng)電路為主線，將系統(tǒng)電路分為七個模塊，描述硬件系統(tǒng)開發(fā)過程，將各個子項目合理按排到單元，并且提出了下列要求：將教材的各接口芯片與 存儲器2716、2114以獨立方式編址按下列要求設(shè)計電路：

（1）譯碼芯片為74LS138＼74LS32＼74LS20＼74LS04＼74LS30

（2）ROM存儲器系統(tǒng)為2KB RAM存儲器系為4KB

（3）接口芯片的端口地址16位其中最低二位為接口芯片的片內(nèi)譯碼，第三位到第8位為74LS138的輸入和控制信號，第九位到第十四位為自已學(xué)號編號作為門電路的譯碼輸入信號。

要求學(xué)生在本課程學(xué)習(xí)的過程中完成上述項目內(nèi)容（以下簡稱為“項目”）。

3 《微機原理》的課程內(nèi)容的設(shè)計

3.1 抽象的指令形象化 ，由于PC 機的匯編指令比較多，同時指令是對底層的操作，是看不見摸不著的，所以學(xué)習(xí)起來比較費勁，難以理解，所以為化解這個問題，在匯編語言的這部分教學(xué)過程中設(shè)計一個模型，有助于學(xué)生在學(xué)習(xí)指令時對指令的理解。

例如根據(jù)指令系統(tǒng)模型在講解MOV AL，[1000H]指令時，強調(diào)將13送至AL中，不是將1000H送入AL中，圖中是采用動畫，這樣就很直觀的形象，例如要求將1000H單元的內(nèi)容送至I/O接的2000H端口中去

MOV DX，2000H

MOV AL，[1000H]

OUT DX，AL

這個例題既讓學(xué)生理解I/O操作指令又讓學(xué)生理解存儲器和I/O指的作令是不同的，既形象又直觀。

3.2 硬件部分教學(xué)設(shè)計

教學(xué)內(nèi)容如系統(tǒng)電路圖2所示 ，通過這張電路圖讓學(xué)生知道本課程的學(xué)習(xí)任務(wù)，達(dá)到什么樣的要求，從而激發(fā)學(xué)生的學(xué)習(xí)興趣。

作者將本系統(tǒng)電路劃分為七個模塊，分別是譯碼電路設(shè)計、存儲器系統(tǒng)設(shè)計、8253定時電路電路設(shè)計、8251接口電路設(shè)計、8255接口電路設(shè)計和A/D或D/A電路設(shè)計及8259接口電路設(shè)計，把每個子項目與其章節(jié)對應(yīng)，以該系統(tǒng)電路為教學(xué)過程的始終，將各章節(jié)的知識點慣穿其中，從而引導(dǎo)學(xué)生學(xué)習(xí)完相應(yīng)內(nèi)容后積極完成項目的相應(yīng)任務(wù)，掌握各章節(jié)的知識，要求學(xué)生最終完項目的設(shè)計，讓學(xué)生知道學(xué)習(xí)的最終目標(biāo)和《微機原理》課程的意義，看到了自已的收獲，激發(fā)了學(xué)生積極性，使學(xué)生產(chǎn)生學(xué)習(xí)興趣，從而提高學(xué)習(xí)效率。

3.3 分析教學(xué)目標(biāo)、明確教學(xué)任務(wù)

基于項目教學(xué)法的思想，我們的教學(xué)設(shè)計是學(xué)生是學(xué)習(xí)的主體，在匯編語言程序設(shè)計部分通過指令系統(tǒng)模型圖，確定《微機原理》課程的匯編語言程序設(shè)計部分學(xué)習(xí)情境教學(xué)目標(biāo)分析，確定基本概念、語法以及程序設(shè)計有關(guān)的知識內(nèi)容，《微機原理》硬件部分，明確各子項目與CPU接口的基本方法，這是教學(xué)設(shè)計面臨的首要任務(wù)。

《微機原理》課程目標(biāo)：通過項目的訓(xùn)練，培養(yǎng)學(xué)生編程思想和基本技能，熟悉基本程序設(shè)計方法，掌握硬件電路的設(shè)計，能更好理解軟硬件結(jié)合，解決本專業(yè)領(lǐng)域中的問題。

4 教學(xué)過程設(shè)計

筆者基于項目教學(xué)法的思想，以指令系統(tǒng)模型和系統(tǒng)電路設(shè)計真實問題情景為依托，探索、學(xué)習(xí)和解決實際問題的過程，從而用問題來驅(qū)動學(xué)習(xí)。

《微機原理》采用 以模塊為載體，用任務(wù)進(jìn)行驅(qū)動的教學(xué)方法。以《系統(tǒng)電路設(shè)計》為主線，把任務(wù)分配于所有章節(jié)中，課程教學(xué)具有連貫性。同時結(jié)合現(xiàn)場提供實際項目案例（子項目）組織教學(xué)。教學(xué)過程中，通過案例導(dǎo)入，任務(wù)驅(qū)動（I/O接口電路是怎么樣編址？），引導(dǎo)學(xué)生由簡到繁、由易到難、循序漸進(jìn)地完成一系列“模塊任務(wù)”，在完成“模塊任務(wù)”的過程中，培養(yǎng)學(xué)生分析問題、解決問題，完成課程設(shè)計和教學(xué)訓(xùn)練的全過程。使學(xué)生體會到知識的實用性，提高學(xué)習(xí)興趣。

例如 在硬件部分教學(xué)過程中，先以譯碼電路設(shè)計先行，因為譯碼電路是接口電路設(shè)計的第一道關(guān)口，只有弄清楚了這部電路的設(shè)計，也就理解了I/O端口編址方法，從而更進(jìn)一步理解端口的概念。所以闡述譯碼電路設(shè)計的原則，輸入信號的構(gòu)成及輸出信號為低電平，同時闡述地址編碼規(guī)則，給出應(yīng)該實例進(jìn)行分析。

5 學(xué)習(xí)情境設(shè)計

學(xué)習(xí)情景的選擇：為學(xué)生選擇一個完整、真實的學(xué)生比較熟悉問題背景（例如講授輸入輸出接口時I/O接口為什么要設(shè)置地址？引入這棟大樓的教室為什么要編號？）作為《微機原理》教學(xué)的平臺或者切入點，激必學(xué)生學(xué)習(xí)的欲望；同時該情境又要能讓學(xué)生感受此情境的在學(xué)習(xí)過程中學(xué)生在這個群體互動與交流，即協(xié)作學(xué)習(xí)，驅(qū)動學(xué)習(xí)者進(jìn)行自主學(xué)習(xí)，從而達(dá)到主動建構(gòu)知識意義的目的。

所以筆者在《微機原理》教學(xué)實施中，將《系統(tǒng)電路》實際問題或引入課堂教學(xué)，進(jìn)行適當(dāng)簡化處理，作為教學(xué)和實驗實訓(xùn)項目。根據(jù)課程內(nèi)容和工作過程，結(jié)合學(xué)生特點，采用任務(wù)驅(qū)動、項目教學(xué)、講練結(jié)合等教學(xué)手段，把項目開發(fā)過程的工作環(huán)節(jié)及任務(wù)穿插于各個知識點的學(xué)習(xí)中，設(shè)計如下的七個學(xué)習(xí)情境[2]。

譯碼電路設(shè)計――輸入輸出接口

存儲器系統(tǒng)設(shè)計――存儲器

8253接口電路設(shè)計――定時與計數(shù)器

8251接口電路設(shè)計――串行接口

8255接口電路設(shè)計――并行接口

A/D或D/A電路設(shè)計――模擬量輸入/輸出通道

8259接口電路設(shè)計――中斷系統(tǒng)

6 協(xié)同學(xué)習(xí)環(huán)境設(shè)計

在《微機原理》教學(xué)過程中始終以《系統(tǒng)電路》為主線，讓學(xué)生在自學(xué)的基礎(chǔ)上開展小組討論、協(xié)商，以進(jìn)一步完善和深化對項目意義建構(gòu)。整個協(xié)同學(xué)習(xí)過程均由教師組織引導(dǎo)，討論的問題可由師生根據(jù)教學(xué)內(nèi)容，根據(jù)項目結(jié)合《系統(tǒng)電路》提出，在教師的指導(dǎo)下通過個人、小組搜集材料、提取信息、處理信息、合作研究、探索解決問題的學(xué)習(xí)方式，為學(xué)生提供一個交流、合作、探索、發(fā)展的平臺。

例如：項目內(nèi)容的（3），就是要求學(xué)生在學(xué)習(xí)完譯碼電路設(shè)計后完成，為此為了讓學(xué)生理解其中的位的概念，就必需引導(dǎo)對學(xué)生將地址總線和學(xué)號的編號對應(yīng)。從而讓學(xué)生發(fā)揮想象，自主設(shè)計，由于學(xué)號不同所以設(shè)計出來的譯碼電路也就各不相同。

7 總結(jié)

在基于項目教學(xué)法的思想指導(dǎo)下，將指令系統(tǒng)模圖和《系統(tǒng)電路》運用在《微機原理》教學(xué)中，始終突出以學(xué)生為主，教師為輔原則， 通過鼓勵學(xué)生主動參與項目，自主學(xué)習(xí)、培養(yǎng)學(xué)生的團隊意識和探索精神，從而激發(fā)了學(xué)生的學(xué)習(xí)興趣。這種教學(xué)改進(jìn)深受學(xué)生歡迎，使學(xué)生對微機原理掌握更深入、更扎實，全面的提升《微機原理》的教學(xué)質(zhì)量。

【參考文獻(xiàn)】

篇4

關(guān)鍵詞：版圖設(shè)計；九天EDA系統(tǒng)；D觸發(fā)器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設(shè)計的合理與否、正確與否直接影響到集成電路產(chǎn)品的最終性能[1]。目前，集成電路版圖設(shè)計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設(shè)計的EDA工具價格昂貴，而我國自主開發(fā)的九天EDA系統(tǒng)，具有很高的性價比，為我們提供了理想的集成電路設(shè)計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結(jié)構(gòu)轉(zhuǎn)換為二維平面上的幾何圖形的設(shè)計過程，是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓?fù)涠x等器件的相關(guān)物理信息，是設(shè)計者交付給代工廠的最終輸出。

2.2 版圖設(shè)計

它將電路設(shè)計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規(guī)劃、布局布線及壓縮等步驟[2]。版圖設(shè)計是實現(xiàn)集成電路制造的必不可少的環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設(shè)計是集成電路從設(shè)計走向制造的橋梁。

2.3 集成電路版圖實現(xiàn)方法

集成電路版圖實現(xiàn)方法可以分為全定制（Full-Custom）設(shè)計和半定制（Semi-Custom）設(shè)計[4]。半定制設(shè)計方法包括門陣列設(shè)計方法、門海設(shè)計方法、標(biāo)準(zhǔn)單元設(shè)計方法、積木塊設(shè)計方法及可編程邏輯器件設(shè)計方法等。全定制設(shè)計方法是利用人機交互圖形系統(tǒng)，由版圖設(shè)計人員從每一個半導(dǎo)體器件的圖形、尺寸開始設(shè)計，直至整個版圖的布局和布線。全定制設(shè)計的特點是針對每一個元件進(jìn)行電路參數(shù)和版圖參數(shù)的優(yōu)化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產(chǎn)成本。隨著設(shè)計自動化的不斷進(jìn)步，全定制設(shè)計所占比例逐年下降[5]。

3九天EDA系統(tǒng)簡介

華大電子推廣的應(yīng)用的九天EDA系統(tǒng)是我國自主研發(fā)的大規(guī)模集成電路設(shè)計EDA工具，與國際上主流EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計規(guī)模，可進(jìn)行國際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它已經(jīng)在商業(yè)化的集成電路設(shè)計公司以及東南大學(xué)等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計中發(fā)揮了作用，成功開發(fā)出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進(jìn)行EDIF格式轉(zhuǎn)換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規(guī)模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進(jìn)行幾何設(shè)計規(guī)則檢查（DRC） 、電學(xué)規(guī)則檢查（ ERC） 及邏輯圖網(wǎng)表和版圖網(wǎng)表比較（LVS）等。

版圖設(shè)計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設(shè)計規(guī)則檢查能力，并提供標(biāo)準(zhǔn)數(shù)據(jù)寫出接口。其設(shè)計流程如圖1所示[8]，

4設(shè)計實例

任何一個CMOS數(shù)字電路系統(tǒng)都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設(shè)計是基于晶體管級的電路圖設(shè)計的。因而在版圖設(shè)計中，主要涉及到如何設(shè)計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數(shù)據(jù)采集的D觸發(fā)器為例進(jìn)行設(shè)計。

4.1 D觸發(fā)器電路圖及工作原理

D觸發(fā)器電路圖，如圖2所示，此電路圖是通過九天EDA系統(tǒng)工具的ZSE模塊構(gòu)建的，其基本工作原理是：首先設(shè)置CLB=1。當(dāng)時鐘信號CLK=0時，DATA信號通過導(dǎo)通的TG1進(jìn)入主寄存器單元，從寄存器由于TG4的導(dǎo)通而形成閉合環(huán)路，鎖存原來的信號，維持輸出信號不變。當(dāng)CLK從0跳變到1時，主寄存器單元由于TG2的導(dǎo)通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經(jīng)一個與非門和一個反相器到達(dá)Q端輸出。當(dāng)CLK再從1跳變到0時，D觸發(fā)器又進(jìn)入輸入信號并鎖存原來的輸出狀態(tài)。對于記憶單元有時必須進(jìn)行設(shè)置，電路中的CLB信號就擔(dān)當(dāng)了觸發(fā)器置0 的任務(wù)。當(dāng)CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發(fā)器子單元版圖設(shè)計

圖2所示的D觸發(fā)器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當(dāng)?shù)倪壿嬮T單元版圖，用這些單元模塊構(gòu)成D觸發(fā)器。

對于全定制的集成電路版圖設(shè)計，需要工作平臺，包括設(shè)計硬件、設(shè)計使用的EDA軟件以及版圖設(shè)計的工藝文件和規(guī)則文件。此D觸發(fā)器的設(shè)計硬件是一臺SUN Ultra10工作站，設(shè)計軟件是九天EDA系統(tǒng)，采用0.6um硅柵CMOS工藝。

CMOS反相器是數(shù)字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負(fù)載管），下面為NMOS管（驅(qū)動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進(jìn)而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設(shè)計，必須關(guān)心不同連線層之間物理上的相互關(guān)系。在硅CMOS工藝中，不能把N型和 P型擴散區(qū)直接連接。因此，在物理結(jié)構(gòu)上必須有一種實現(xiàn)簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線?？傻萌鐖D3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設(shè)計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發(fā)器版圖設(shè)計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調(diào)用各子單元，并進(jìn)行相應(yīng)D觸發(fā)器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進(jìn)行連接布線。接觸孔是用來連接有源區(qū)和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設(shè)計完成后，再利用版圖驗證工具ZeniVERI對該版圖進(jìn)行了版圖驗證。最后，經(jīng)過驗證后D觸發(fā)器的版圖如圖5所示。

5結(jié)語

在分析CMOS 0.6um設(shè)計規(guī)則和工藝文件后，采用九天EDA系統(tǒng)，以D觸發(fā)器為例進(jìn)行了版圖設(shè)計。實踐表明，九天EDA系統(tǒng)工具具有很好的界面和處理能力。該版圖已用于相關(guān)芯片的設(shè)計中，設(shè)計的D觸發(fā)器完全符合設(shè)計要求。

參考文獻(xiàn)

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設(shè)計方法與實例[J]. 現(xiàn)代電子技術(shù), 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設(shè)計技術(shù)與工具[M]. 南京:東南大學(xué)出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數(shù)字集成電路――電路、系統(tǒng)與設(shè)計（第二版）[M], 北京:電子工業(yè)出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學(xué)研究[J]. 實驗科學(xué)與技術(shù), 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統(tǒng)的集成電路版圖設(shè)計[J]. 南通工學(xué)院學(xué)報（自然科學(xué)版） , 2004, 3 （4）:101-103.

篇5

一、課例簡介

（一）課例名稱

基本RS觸發(fā)器

（二）課例內(nèi)容

基本RS觸發(fā)器的概念及其應(yīng)用。觸發(fā)器是構(gòu)成時序邏輯電路的基本單元，而基本RS觸發(fā)器又是各種類型觸發(fā)器的基本形式，因此它對整個章節(jié)的學(xué)習(xí)具有重要的意義。

二、學(xué)生特征

學(xué)生為電子技術(shù)專業(yè)一年級學(xué)生，通過前期課程《電工基礎(chǔ)》、《模擬電子技術(shù)》和本課程前一階段的學(xué)習(xí)，已具備了一定的電路的分析、設(shè)計及制作的能力。已在本課程學(xué)習(xí)了“與”、“或”、“非”及其復(fù)合邏輯的邏輯符號、邏輯表達(dá)式及邏輯運算規(guī)則，具備了學(xué)習(xí)本課的基本知識，對將觸發(fā)器用于實際電路的設(shè)計與制作有強烈的認(rèn)知愿望，因此對本節(jié)課的學(xué)習(xí)很感興趣，但又覺得難度大。

三、教學(xué)設(shè)計

（一）教學(xué)目標(biāo)分析

1．知識與技能目標(biāo)。讓學(xué)生了解觸發(fā)器的概念及其應(yīng)用；學(xué)會分析基本RS觸發(fā)器的電路結(jié)構(gòu)、工作原理，掌握觸發(fā)器在實際電路設(shè)計中的應(yīng)用。

2．方法和能力目標(biāo)。讓學(xué)生初步掌握分析電路的方法，進(jìn)一步培養(yǎng)學(xué)生的電路設(shè)計與制作的能力和分析、解決問題的能力；培養(yǎng)學(xué)生獲取數(shù)字電子技術(shù)的能力，交流表達(dá)的能力和自主學(xué)習(xí)的內(nèi)在發(fā)展能力 。

3．情感與態(tài)度目標(biāo)。通過讓學(xué)生積極參與探究，投入到課堂教學(xué)雙邊活動中，培養(yǎng)學(xué)生的合作意識；通過讓學(xué)生體驗成功，享受發(fā)現(xiàn)的樂趣，培養(yǎng)學(xué)生學(xué)習(xí)數(shù)字電子技術(shù)的自信心。

（二）教學(xué)重點和難點

1.重點：基本RS觸發(fā)器工作原理及在實際電路設(shè)計中的應(yīng)用。

2.難點：如何根據(jù)基本RS觸發(fā)器的電路結(jié)構(gòu)分析其工作原理。

（三）教學(xué)目標(biāo)實現(xiàn)策略

1．通過課件中的實物圖片、動畫、模擬仿真等手段將學(xué)生帶進(jìn)形象的教學(xué)情境之中，突出教學(xué)內(nèi)容中的重點、難點，激發(fā)學(xué)生學(xué)習(xí)興趣，提高教學(xué)效率。

2．采用問題解決的教學(xué)策略，以引導(dǎo)式的問題循序漸進(jìn)地教學(xué)，提高學(xué)生分析問題、解決問題的能力。

3．采用教師引導(dǎo)、啟發(fā)。首先教師提出問題、然后學(xué)生討論、發(fā)言、同學(xué)點評、教師點評；培養(yǎng)學(xué)生的認(rèn)知能力、問題解決與處理能力及交流溝通能力，使學(xué)生在雙向互動的教學(xué)活動中掌握知識。

（四）教學(xué)過程

結(jié)構(gòu)如下圖所示：

（五）學(xué)習(xí)評價

采用過程性評價和形成性評價相結(jié)合的方法進(jìn)行學(xué)習(xí)評價，注重利用學(xué)生學(xué)習(xí)質(zhì)量反饋結(jié)果改進(jìn)教學(xué)。

1．過程性評價。（1）通過課堂教學(xué)中與學(xué)生的互動情況反饋。（2）學(xué)生討論及上臺演示的表現(xiàn)。（3）通過學(xué)生完成“在線測試”情況了解教學(xué)效果。

2．形成性評價。通過查閱網(wǎng)絡(luò)課程的“電路設(shè)計與制作指導(dǎo)”欄目，完成“由觸發(fā)器構(gòu)成的改進(jìn)型搶答器”電路的設(shè)計與制作。要求學(xué)生能正確選擇和測試所使用的元件，電路設(shè)計正確、布線合理、制作美觀，電路通過檢測能實現(xiàn)相應(yīng)的功能。

篇6

【關(guān)鍵詞】基準(zhǔn)源；Altium Designer；電路設(shè)計

隨著電子技術(shù)的飛速發(fā)展及印制電路板加工工藝的不斷提高，印制電路板的設(shè)計和制作的要求也越來越高。Altium Designer憑借其使用方便且功能強大等特點成為電子企業(yè)廣泛使用的制作印制電路板的軟件之一。本文根據(jù)基準(zhǔn)源電路的實例通過Altium Designer軟件對設(shè)計電路板時的常見問題和技巧進(jìn)行了總結(jié)。

1 基準(zhǔn)源原理框圖

2 項目文件的建立

2.1 原理圖文件的建立

1）新建jizhunyuan.PrjPcb項目，再新建原理圖jizhunyuan.SchDoc文件，文件命名中英文皆可。

2）放置元器件。放置元器件后先修改參數(shù)，主要包括修改元件編號和封裝[1]。修改技巧如下。

技巧一：相同元件可以先全部放完，再批量修改參數(shù)。快捷批量修改屬性可通過“Find Similar Objects…”進(jìn)行修改。

技巧二：相同元件可以自動編號，編號順序可以從上到下，也可以從左到右等，可以按照自己的習(xí)慣進(jìn)行任意順序的編號。

3）繪置庫元件[2-3]。當(dāng)默認(rèn)的元件庫中不包括所需繪制的元件時，可分以下三種情況進(jìn)行繪制。

情況一：根據(jù)實物的外形和管腳的分配進(jìn)行繪制。

情況二：在元件庫中找相似的元件符號進(jìn)行編輯。

情況三：直接替代。直接替代的話注意編輯封裝時，封裝的引腳順序必須和實物完全一致，否則實際焊接時會出現(xiàn)錯誤。例如元件庫中沒有MAX232芯片，只有排針Header 8×2，可以用該排針直接進(jìn)行替代，但是封裝須編輯為MAX232芯片的實際封裝。

在繪制庫元件時還有些注意事項。

事項一：在繪制庫文件時，要在十字架的中心處繪制元件的圖形邊框和放置管腳，否則將無法準(zhǔn)確地在原理圖中對繪制好的庫元件進(jìn)行移動。

事項二：在放置元件引腳時，帶電氣特征的引腳一端向外（將視圖放大后，引腳兩端中有四個白點的一端具有電氣特性，方向必須朝外），否則當(dāng)元件調(diào)入原理圖中時會連不上線。

事項三：元件管腳的注釋（“Display Name”）最好與實際管腳的功能一致或接近，以增強原理圖的可讀性。

事項四：如果庫中元件有相似的元件，只需對元件的引腳進(jìn)行編輯，可先放置庫中已有的元件后，雙擊元件將“Lock Pins”選項的勾去掉以解鎖引腳，編輯完后再對引腳“Lock Pins”選項進(jìn)行勾選，這樣能更加快捷地繪制出元件符號。

4）布局連線

布局需按照電路的功能進(jìn)行合理的分區(qū)，如電源區(qū)、模擬電路區(qū)、數(shù)字電路區(qū)等，這樣便于檢查連線是否正確。各個分區(qū)間通過網(wǎng)絡(luò)標(biāo)號進(jìn)行連接，以便于繪制、檢查、修改，同時也增強了原理圖的可讀性和美觀性。本文設(shè)計的基準(zhǔn)源原理圖如圖2所示。

2.2 PCB文件的建立

1）在項目文件jizhunyuan.PriPcb中新建PCB文檔。

2）在原理圖編輯器下，檢查每個元件的封裝是否正確。有兩個方面需要特別注意。

方面一：封裝的尺寸必須和實物的尺寸完全一致，否則實際焊接時會出現(xiàn)焊接不上的現(xiàn)象。

方面二：元件封裝的引腳序號必須與元件在原理圖中的引腳序號一樣，否則就會出現(xiàn)加載網(wǎng)絡(luò)表后在PCB板中元件沒有連接的現(xiàn)象。例如電阻在原理圖中元件的引腳序號為1和2，而在其對應(yīng)的封裝中引腳序號為A和K，則必須將引腳序號更改為一致（如都為1和2）。

3）制作封裝庫[4]。默認(rèn)封裝庫中沒有所需的封裝時，可根據(jù)以下兩種情況進(jìn)行制作。

情況一：精確測量實物實際尺寸進(jìn)行封裝的繪制。

情況二：精確測量實物實際尺寸在已有的封裝庫中對相似的封裝進(jìn)行編輯。

同時，制作封裝時放置的焊盤其中心孔要比器件引線直徑稍微大些，這樣方便焊接。當(dāng)然，焊盤也不宜太大，太大易形成虛焊。

4）將原理圖jizhunyuan.SchDoc導(dǎo)入到PCB板中。

5）元器件布局

布局時要將電路板合理分區(qū)，通常分為電源區(qū)、模擬電路區(qū)、數(shù)字電路區(qū)、功率驅(qū)動區(qū)、用戶接口區(qū)等，這樣能夠減小導(dǎo)線的長度，也能降低布線的復(fù)雜度。各個區(qū)按各自的電氣特性放置元件，不可交叉放置元件，否則會出現(xiàn)導(dǎo)線的相互交叉，不容易實現(xiàn)良好的布線。

6）布線規(guī)則參數(shù)設(shè)置[5]。布線規(guī)則參數(shù)設(shè)置主要包括設(shè)置安全距離，線寬，布線層等。參數(shù)的設(shè)置有以下技巧。

技巧一：地線應(yīng)盡量寬，且最好大面積敷銅，這能在很大程度上改善接地點問題。

技巧二：根據(jù)印制線路板中電流的大小來設(shè)計電源線的寬度。盡量加粗電源線寬度，以減少環(huán)路電阻。

技巧三：通常情況下，信號線寬度設(shè)為10mil-15mil（常取12mil），電源和地線寬度設(shè)為30mil-50mil（常取40mil）。

7）布線。布線具有若干規(guī)則。

規(guī)則一：石英晶體振蕩器下要大面積覆銅，不應(yīng)穿過其它信號線，這樣才可以使石英晶體振蕩器產(chǎn)生穩(wěn)定的振蕩。

規(guī)則二：電容引線不能太長，尤其是高頻旁路電容不能有引線，以減少干擾。

規(guī)則三：地線、電源線的走向和數(shù)據(jù)傳遞的方向應(yīng)一致，這樣有助于抗噪聲能力的增強。

規(guī)則四：大面積銅箔應(yīng)盡量避免，否則，在長時間受熱后易出現(xiàn)銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時，最好采用柵格狀，這樣有利于銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體的排出。

規(guī)則五：雙層板布線時兩面的導(dǎo)線宜相互交叉，以減小寄生耦合[6]。

8）DRC檢查。布線設(shè)計完成后進(jìn)行DRC檢查，同時確認(rèn)所制定的規(guī)則是否滿足實際生產(chǎn)印制板的需求。

3 結(jié)論

本設(shè)計應(yīng)用Altium Designer繪圖軟件完成了基于觸摸技術(shù)的多功能基準(zhǔn)源設(shè)計原理圖繪制，以及總結(jié)了使用該軟件設(shè)計印刷電路板過程中的注意事項，極大地提高了設(shè)計的效率。當(dāng)然，正確把握設(shè)計規(guī)則，熟練運用技巧，才能快速地設(shè)計出所需的電路板。

【參考文獻(xiàn)】

[1]閆勝利.Altium Designer實用寶典：原理圖與PCB設(shè)計[M].北京：電子工業(yè)出版社，2007：78-80.

[2]谷樹忠，劉文洲.Altium Designer教程：原理圖、PCB設(shè)計與仿真[M].北京：電子工業(yè)出版社，2010：84-88.

[3]江思敏，胡燁.Altium Designer原理圖與PCB設(shè)計教程[M].北京：機械工業(yè)出版社，2009：57-59.

[4]韓國棟，趙月飛，婁建安.Altium Designer Winter09電路設(shè)計入門與提高[M].北京：化學(xué)工業(yè)出版社，2010：104-110.

篇7

[關(guān)鍵詞] 遺傳程序設(shè)計 粒子群算法 二階帶通有源濾波器 仿真

1.前言

自二十世紀(jì)以來，電子電路的生產(chǎn)就是一個非常重要的工業(yè)。隨著科學(xué)技術(shù)的發(fā)展，電子產(chǎn)品的更新?lián)Q代進(jìn)一步加快，現(xiàn)代電子設(shè)計技術(shù)已進(jìn)入一個全新的階段。從中小規(guī)模的通用集成芯片構(gòu)成電路系統(tǒng)，到應(yīng)用微處理器、單片機構(gòu)成數(shù)字系統(tǒng)，這一過程克服了中小規(guī)模集成電路在系統(tǒng)設(shè)計中的一些缺點，同時也為電子設(shè)計技術(shù)提供了一種軟件設(shè)計的手段。然而，隨著大規(guī)模、高密度的現(xiàn)場可編程門陣列等可編程邏輯器件的出現(xiàn)，電路的規(guī)模和復(fù)雜度越來越高，而傳統(tǒng)的手工設(shè)計、現(xiàn)代電子設(shè)計自動化技術(shù)（Electronic Design Automation，EDA）都必須依靠多年的電路設(shè)計經(jīng)驗和規(guī)則來設(shè)計電路，這樣電子電路設(shè)計的一個瓶頸也隨之出現(xiàn)。近年來從生物進(jìn)化中獲得靈感的進(jìn)化型硬件（Evolvable Hardware，EHW），正在為我們揭示一種全新的電路設(shè)計方法――電路進(jìn)化設(shè)計。

電路進(jìn)化設(shè)計以進(jìn)化算法作為組合優(yōu)化和全局搜索的主要工具, 以電路結(jié)構(gòu)和參數(shù)為進(jìn)化對象，模擬自然進(jìn)化過程，可不依賴先驗知識和規(guī)則而探索更為廣闊的設(shè)計空間，獲得新奇的或更好的設(shè)計結(jié)果，并可望完全實現(xiàn)電路設(shè)計自動化，因而成為國際性的研究熱點，現(xiàn)已取得重要進(jìn)展并展現(xiàn)出廣闊的應(yīng)用前景。

2.GP基本理論

GP的基本思想是：隨機產(chǎn)生一個適用于所給問題環(huán)境的初始群體（即問題的搜索空間），構(gòu)成群體的個體都有一個評價其解決問題能力好壞的適應(yīng)度，根據(jù)達(dá)爾文適者生存原理，基于適應(yīng)度按概率方式從群體中選出個體進(jìn)行復(fù)制、交叉、變異等遺傳操作形成新的個體，從而產(chǎn)生下一代群體，經(jīng)過一代代繁衍，最終產(chǎn)生一個適應(yīng)度高的個體，即所給問題的解或近似解。

總結(jié)上述過程，GP解決問題的步驟如下：

(1)確定輸入及控制參量，主要包括：①確定函數(shù)集和終止符集，根據(jù)問題域的特點確定問題解決可能需要的函數(shù)集合及終止符集合（包括變量和常數(shù)）；②確定適應(yīng)度評價方法，群體中的每個個體是否適應(yīng)環(huán)境影響著其遺傳操作，必須設(shè)計某種方法評價其適應(yīng)度；③確定控制參量，如種群大小、迭代次數(shù)、交叉概率、變異概率等；④程序運行終止規(guī)則，決定何時最終停止運行GP；⑤最優(yōu)結(jié)果確定及其它參數(shù)。

(2)隨機產(chǎn)生初始群體：依指定的形成規(guī)則，隨機生成初始群體，即初始解。

(3)循環(huán)執(zhí)行下列各步直到滿足終止準(zhǔn)則為止：

①運行群體中的每個計算機程序（即個體），并對其進(jìn)行評價，根據(jù)其解決問題的效果為其指定一個適應(yīng)度值；

②運行下面兩個主要操作產(chǎn)生新的計算機程序群體：

i）復(fù)制：根據(jù)概率準(zhǔn)則，選擇適應(yīng)度高的個體復(fù)制到新一代種群中。

ii）交叉：隨機選擇適應(yīng)度較高的兩個個體，并隨機交換它們的相應(yīng)部位（交叉操作），產(chǎn)生新一代個體。

根據(jù)情況還可加入一些輔助操作，如變異、倒置等。

(4)當(dāng)滿足停止準(zhǔn)則時，把在最后一代中出現(xiàn)的計算機程序（即個體）指定為GP運行的結(jié)果，這個結(jié)果可能是問題的解或近似解。

3.基本PSO算法

3.1算法原理

PSO算法來自于對鳥群的捕食行為的模擬。設(shè)想這樣一個場景：一群鳥在隨機搜索食物，在這個區(qū)域里只有一塊食物，所有的鳥都不知道食物在哪里，但它們知道當(dāng)前的位置離食物還有多遠(yuǎn)，那么找到食物的最優(yōu)策略就是搜尋目前離食物最近的鳥的周圍區(qū)域。PSO算法從這種模型中得到啟示并應(yīng)用于解決優(yōu)化問題。

在PSO算法中，每個優(yōu)化問題的解都是搜索空間的一只鳥，稱之為“粒子”。所有的粒子都有一個由被優(yōu)化的函數(shù)決定的適應(yīng)度，每個粒子還有一個速度決定它們飛翔的方向和距離，然后粒子就追隨當(dāng)前的最優(yōu)粒子在解空間中搜索。PSO算法首先初始化為一群隨機粒子，然后通過疊代找到最優(yōu)解。在每次疊代中，粒子通過跟蹤兩個“極值”來更新自己，第一個是粒子本身所找到的最優(yōu)解，稱為個體極值pbest；另一個極值是整個種群目前找到的最優(yōu)解，稱為全局極值gbest。

PSO算法的這些觀點某種程度上可以通過心理學(xué)加以解釋：在尋求一致的認(rèn)知過程中，個體往往記住它們的信念，同時考慮同伴們的信念，當(dāng)個體察覺同伴的信念較好時，它將根據(jù)同伴的信念進(jìn)行適應(yīng)性地調(diào)整。

3.2參數(shù)設(shè)置

PSO算法一個最大的優(yōu)點就是無需調(diào)節(jié)太多的參數(shù)，但是算法中的少數(shù)幾個參數(shù)卻直接影響著算法的性能及收斂性。目前，算法的理論研究尚屬初級階段，參數(shù)設(shè)置在很大程度上還依賴于經(jīng)驗。

下面是算法中一些參數(shù)的作用及其經(jīng)驗設(shè)置。

(1)種群規(guī)模P：種群中的粒子總數(shù)，一般取2040。試驗表明，對于多數(shù)問題，30個粒子已足夠取得好的結(jié)果，不過對于比較難的問題或者特定類別的問題，粒子數(shù)可以取到100或200。粒子數(shù)目越多，算法搜索的空間范圍就越大，也就更容易發(fā)現(xiàn)全局最優(yōu)解，當(dāng)然，算法運行的時間也較長。

(2)粒子維度D：問題解空間的維度，也稱粒子長度，由具體的優(yōu)化問題決定。

(3)粒子活動范圍x：由具體優(yōu)化問題決定，通常問題的參數(shù)取值范圍設(shè)置為粒子的活動范圍。粒子每一維可以設(shè)定不同的范圍。

(4)最大速度vmax：決定粒子在一個循環(huán)中最大的移動距離，通常設(shè)定為粒子的范圍寬度。

(5)學(xué)習(xí)因子c1和c2：代表將每個粒子推向pbest和gbest位置的統(tǒng)計加速項的權(quán)重。較低值允許粒子在被拉回之前可以在目標(biāo)區(qū)域外徘徊，而較高值則導(dǎo)致粒子突然的沖向或越過目標(biāo)區(qū)域。c1和c2通常等于2，也有其它的取值，但是一般c1等于c2并且范圍在0和4之間。

(6)算法終止條件：與GP相似，PSO算法的終止條件一般可以設(shè)置為達(dá)到最大迭代次數(shù)或者滿足一定的誤差準(zhǔn)則。

(7)適應(yīng)度函數(shù)：PSO算法的適應(yīng)度函數(shù)選擇比較簡單，通?？梢灾苯影涯繕?biāo)函數(shù)作為適應(yīng)度函數(shù)。當(dāng)然，也可以對目標(biāo)函數(shù)進(jìn)行變換，變換方法可以借鑒GP中的適應(yīng)度函數(shù)變換方法。

4.GP算法和PSO算法相結(jié)合實現(xiàn)二階帶通有源濾波器的進(jìn)化設(shè)計

4.1 GP進(jìn)化設(shè)計有源濾波器的電路結(jié)構(gòu)

(1)確定函數(shù)集和終止符集

建立符合進(jìn)化設(shè)計要求的基本電路單元的模型庫，為GP提供函數(shù)集，即F=（減法器，減法器，積分器）；將電路中的輸入、輸出、地作為GP的終止符集，即T=（輸入，輸出，地）。

(2)建立個體樹與電路結(jié)構(gòu)的匹配規(guī)則

在GP中，每個個體樹與相應(yīng)的電路結(jié)構(gòu)對應(yīng)，每個有效的個體樹節(jié)點都與基本電路單元或輸入、輸出、地端口相對應(yīng)，從而使經(jīng)GP進(jìn)化產(chǎn)生的最終個體樹結(jié)構(gòu)即為符合要求的電路結(jié)構(gòu)。

(3)生成初始群體

隨機生成一系列有根的、有節(jié)點的、帶標(biāo)記的具有有序分支的樹狀結(jié)構(gòu)的程序組成初始群體。其中，個體樹的根節(jié)點從函數(shù)集中隨機選取，本文限定為函數(shù)集中的減法器或積分器；個體樹的中間節(jié)點從函數(shù)集和終止符集中隨機選??；葉子節(jié)點從終止符集中隨機選取。

(4)計算個體的適應(yīng)度

4.2適應(yīng)度評價方式

由于GP部分主要進(jìn)化設(shè)計有源濾波器結(jié)構(gòu)，因而本文將傳遞函數(shù)作為判斷電路結(jié)構(gòu)是否滿足設(shè)計要求的依據(jù)，即將當(dāng)前個體（即電路結(jié)構(gòu)）的傳遞函數(shù)與目標(biāo)有源濾波器的傳遞函數(shù)的吻合程度作為GP的適應(yīng)度評價標(biāo)準(zhǔn)。

4.3 PSO算法優(yōu)化GP進(jìn)化設(shè)計出的有源濾波器電路結(jié)構(gòu)的參數(shù)

用GP進(jìn)化設(shè)計出有源濾波器的電路結(jié)構(gòu)后，接下來就要應(yīng)用PSO算法去優(yōu)化此電路結(jié)構(gòu)的參數(shù)。

(1)初始化粒子群：將由GP進(jìn)化設(shè)計出的最優(yōu)有源濾波器電路結(jié)構(gòu)的電阻、電容當(dāng)成PSO算法的粒子，在定義空間Rn中隨機產(chǎn)生100個粒子x1，x2，…，x100組成初始種群X(t)，并隨機設(shè)定各粒子的初始位置X和初始速度V以及各粒子的位移變化。同時將學(xué)習(xí)因子c1和c2均設(shè)置為2；粒子維度D為待優(yōu)化的參數(shù)個數(shù)；最大進(jìn)化代數(shù)Tmax將依電路結(jié)構(gòu)的復(fù)雜程度而定，電路越復(fù)雜，Tmax越大。

(2)評價種群：對群體中的每個粒子，計算其適應(yīng)度。適應(yīng)度函數(shù)依具體問題而定，本文用多目標(biāo)評價方式。

(3)對每個粒子，將其適應(yīng)度值與自身最優(yōu)值pbest（個體極值）作比較，若當(dāng)前值比pbest更優(yōu)，則置pbest為當(dāng)前值，并置pbest位置為n維空間中的當(dāng)前位置。

(4)對每個粒子，將其適應(yīng)度值與種群最優(yōu)值gbest（全局極值）作比較，若當(dāng)前值比gbest更優(yōu)，則置gbest為當(dāng)前值，gbest對應(yīng)的序號為當(dāng)前粒子序號。

(5)根據(jù)(3-1)和(3-2)式更新粒子的速度和位置，產(chǎn)生新一代種群。

(6)檢查結(jié)束條件，若滿足，則結(jié)束尋優(yōu)；否則轉(zhuǎn)第二步。

5.仿真及實驗驗證

以T(s)=（ωn，ξ為任意常數(shù)）作為目標(biāo)函數(shù)，利用GP進(jìn)化設(shè)計二階高通有源濾波器的電路結(jié)構(gòu)，多次運行程序，有很多個電路結(jié)構(gòu)都能達(dá)到此設(shè)計目標(biāo)，從中選取所用模塊較少的電路結(jié)構(gòu)。

6.結(jié)論

本章主要介紹了GP和PSO算法相結(jié)合實現(xiàn)有源濾波器的進(jìn)化設(shè)計的思想、方法、步驟，完成了二階帶通濾波器，得到了比較令人滿意的結(jié)果。由于各種原因，針對高階有源濾波器的進(jìn)化設(shè)計只進(jìn)行了初步研究，今后的研究將進(jìn)一步擴大電路設(shè)計類型和規(guī)模，針對模擬電路的進(jìn)化設(shè)計建立一個進(jìn)化平臺還需要做很多工作。

參 考 文 獻(xiàn)

[1]Garis H D．Evolvable Hardware：Genetic Programming of a Darwin Machine [C]．In：Albrecht R F，Reeves C R，Steele N C，eds．Proceedings of Artificial Neural Nets and Genetic Algorithms．Innsbruck，Austria：Springer Verlag，1993．441-449．

[2]Thompson A，Layzell P，Zebulum R S．Explorations in Design Space：Unconventional Electronics Design through Artificial Evolution[J]．IEEE Transactions on Evolutionary Computation，1999，3(3)：167-196．

[3]趙曙光，楊萬海，劉貴喜．基于進(jìn)化的電路自動設(shè)計方法[J]．電路與系統(tǒng)學(xué)報，2002，7(1)：72-78．

篇8

【關(guān)鍵詞】高中實驗；電路知識；電路設(shè)計

引言

高中電學(xué)實驗是同學(xué)們較難掌握的一系列知識點。很多同學(xué)反映由于知識結(jié)構(gòu)不清晰，對基礎(chǔ)知識的把握不到位，往往對于老師講過的內(nèi)容不能形成一個系統(tǒng)整體的認(rèn)識，而對其中需要注意的細(xì)節(jié)問題又經(jīng)常做不到全面考慮，導(dǎo)致理論知識不清晰，實驗設(shè)計和操作就不容易把握。因此，學(xué)習(xí)理解電路設(shè)計實驗要從練習(xí)掌握必要的知識，熟悉常見問題，關(guān)注實驗設(shè)計的思路和步驟入手。在諸多電學(xué)實驗中，電阻的測量是一個主要實驗方面，下面就舉例陳述測量電阻中的一些知識問題。

1.電路實驗需要的基本知識

1.1選擇合適的元件

在進(jìn)行電路實驗的過程中，首先要選擇適合的元件，其中包括元件的量程、型號。主要是電源和電表的選擇，電源和電表的量程選擇首先考慮要大于電路的最大電流或電壓，然后在不超過量程的前提下，盡量選擇小量程以提高精確度。

1.2準(zhǔn)確把握各個電路元件的使用方法和規(guī)則

電表的讀數(shù)是一個易錯點，因其表盤的特殊性，兩個量程的讀數(shù)在同一表盤上，在讀數(shù)時容易看錯量程和估讀值?；瑒幼冏杵鞯氖褂靡残枰⒁?，下面兩個加上面一個接線柱是分壓接，一下一上是限流接，分壓時使用的是全部電阻，限流時只使用部分電阻，其余是閑置的。而由于電流表的分壓作用和電壓表的分流作用，電表的讀數(shù)并不總是準(zhǔn)確的，在不可避免的誤差前，我們需要通過計算分析，選擇誤差產(chǎn)生較小的方案，于是電流表什么時候需要外接，什么時候需要內(nèi)接，都需要具體分析。在待測電阻阻值遠(yuǎn)小于電壓表的內(nèi)阻阻值時，可以忽略電壓表的分流作用，選擇電流表外接電路，而在待測電阻阻值遠(yuǎn)大于電流表內(nèi)阻時，電流表的分壓作用就可以忽略，于是選擇電流表內(nèi)接電路。

1.3熟悉電路構(gòu)成，加強對特殊電路的記憶與理解

伏安法測電阻的電路是非常重要的一個知識點，其中涉及分壓電路的選擇和使用。這里展開分壓式的適應(yīng)情況和不適情況，一般來說，限流式電路更為簡單有效，而分壓式電路誤差更小，用途更廣，在一些特定情況下必須要選擇分壓式電路設(shè)計。必須選擇分壓式電路的情況有：當(dāng)要求電路中的電壓或電流從0變化時；當(dāng)待測電阻的估計值遠(yuǎn)大于滑動變阻器的最大量程時；當(dāng)限流的最小值仍大于待測電阻的額定最大值時。在這些情況下都是必須選擇分壓式。而在沒有這些特殊要求時，一般來說限流分壓都是可以選擇的。

1.4常用測量方法

測電阻的常用方法主要有：歐姆表，替代法，伏安法，比例法，半偏法等。歐姆表是最直接的方法，在多個電阻的測量中最常用。替代法也是很有效的一種方法，基本思想是等效替代，可以采用電流等效也可以采用電壓等效原則，在有合適電阻箱的情況下可以很容易測量出電阻值。伏安法是最常用最重要的一種方法，原理是歐姆定律，這種方法可以有多種變式，如可以選擇限流法和分壓法電路，在只有一個電表時，可以用標(biāo)準(zhǔn)電阻代替，如果已知了電表內(nèi)阻，還可以把電流表當(dāng)做電壓表使用，把電壓表當(dāng)做電流表使用而只需進(jìn)行一些簡單變式計算。比例法的思想在許多地方都有應(yīng)用，如曹沖稱象，原則是在已知標(biāo)準(zhǔn)量的情況下，找出待測量與標(biāo)準(zhǔn)量之間的比例關(guān)系，就可以得出待測量的具體數(shù)值。

2.電路設(shè)計的一般思路

2.1確定實驗?zāi)康?/p>

在實驗設(shè)計前，前提是首先確定實驗?zāi)康?。實驗?zāi)康慕o了設(shè)計者一個目標(biāo)和方向，更是檢驗實驗是否成功的對照標(biāo)準(zhǔn)，沒有目的的實驗是沒有意義的。

2.2選擇設(shè)計方案

根據(jù)實驗?zāi)康?，依?jù)相關(guān)的物理知識選擇實驗方案并作出原理結(jié)構(gòu)圖。在設(shè)計實驗方案的過程中要進(jìn)行相關(guān)的計算分析，這些對于電路的結(jié)構(gòu)設(shè)計，元件的選擇都是必要的。包括電流表應(yīng)設(shè)計內(nèi)接還是外接，滑動變阻器應(yīng)采取分壓式接法還是限流式接法，路結(jié)構(gòu)原理選擇伏安法還是半偏法等等。

2.3選擇合適的實驗器材

確定了實驗的目的和方案，就可以依據(jù)計算和設(shè)計方案進(jìn)行器材的選擇了。器材的選擇要遵循幾個原則，分別為安全性原則，準(zhǔn)確性原則，操作實用性原則。安全原則主要是避免燒毀現(xiàn)象，需要考慮到哪些部分可能會出現(xiàn)燒毀現(xiàn)象，一般最主要的是看量程和電路結(jié)構(gòu)的合理性。準(zhǔn)確性原則是為了保證實驗結(jié)果的最大可靠性，盡量減少實驗器材引起的誤差，包括選擇更精確的量程電表。操作實用性原則是指實驗設(shè)計方案需要考慮實際操作，如滑動變阻器的選擇中，當(dāng)使用限流式電路時，滑動變阻器的一部分是使用不到的，這時候如果選用不適合的滑動變阻器，就會出現(xiàn)電阻變化不易控制的問題，這種問題在設(shè)計方案時是不需要考慮的，但在器材選擇中就需要注意了。

3.結(jié)束語

電路實驗的設(shè)計是對于電學(xué)知識的一種檢驗也是一種深化。實驗設(shè)計的前提是知識的掌握，而設(shè)計的成功需要同學(xué)們在頭腦中形成一個清晰的知識脈絡(luò)。實驗設(shè)計是對基礎(chǔ)知識的一個整體反映，設(shè)計的思路是來源于知識的網(wǎng)絡(luò)結(jié)構(gòu)的。正如你需要了解電路結(jié)構(gòu)和原理，才能去選擇合適的方法，你能夠計算出測量的理論數(shù)值，才能夠去選擇合適的實驗器材。因此，實驗設(shè)計首先要扎實知識基本功，這一點是同學(xué)們進(jìn)行實驗設(shè)計的過程中需要時刻牢記的。

【參考文獻(xiàn)】

[1]王心應(yīng).高中物理電學(xué)實驗中的電路設(shè)計分析[J].中學(xué)生數(shù)理化（教與學(xué)），2015-04-20

篇9

關(guān)鍵詞: Protel DXP; 印制電路板;設(shè)計;制版

電路設(shè)計的最終目的是生產(chǎn)制作電子產(chǎn)品，各種電子產(chǎn)品的使用功能與物理結(jié)構(gòu)都是通過印制電路板來實現(xiàn)的。印制電路板(PCB)是電子設(shè)備中的重要部件之一，其設(shè)計和制造是影響電子設(shè)備的質(zhì)量、成本的基本因素之一。因此，印制電路板(PCB)設(shè)計質(zhì)量直接影響著電子產(chǎn)品的性能。2002年7月底由Altium公司的Protel DXP電路設(shè)計軟件，由于其良好的操作性等優(yōu)點已成為電路設(shè)計者的新寵[1]。本文以Protel DXP為設(shè)計平臺對PCB板主要設(shè)計步驟及其內(nèi)容進(jìn)行了分析，以提高電路板備板的制作效率及可靠性。

一.原理圖設(shè)計

原理圖設(shè)計是整個Protel工程的開始，是PCB文檔設(shè)計乃至最后制版的基礎(chǔ)。一般設(shè)計程序是:首先根據(jù)實際電路的復(fù)雜程度確定圖紙的大小，即建立工作平面;然后從元器件庫中取出所需元件放到工作面上，并給它們編號、對其封裝進(jìn)行定義和設(shè)定;最后利用Protel DXP提供的工具指令進(jìn)行布線，將工作平面上的元器件用具有電氣意義的導(dǎo)線、符號連接起來，對整個電路進(jìn)行信號完整性分析，確保整個電路無誤。

1. 電路板規(guī)劃

電路板規(guī)劃的主要目的是確定其工作層結(jié)構(gòu)，包括信號層、內(nèi)部電源/接地層、機械層等。通過執(zhí)行菜單命令Design\Board Layers，在打開的對話框中可以控制各層的顯示與否，以及層的顏色等屬性設(shè)置。如果不是利用PCB向?qū)韯?chuàng)建一個電路板文件的話，就要自己定義PCB的形狀和尺寸。繪制時需單擊工作窗口底部的層標(biāo)簽，再由Place\Keepout 命令來單獨定義。該操作步驟實際上就是在Keep Out Layer(禁止布線層)上用走線繪制出一個封閉的多邊形，而所繪多邊形的大小一般都可以看作是實際印制電路板的大小。

2. 元器件的選擇

對元器件的選擇要嚴(yán)格遵循設(shè)計要求。在Protel DXP軟件中，常用的分立元件和接插件都在軟件分目錄Library 下Miscellaneous Device. Intlib和Miscellaneous Connectors. Intlib 兩個集成元件庫中。其它的元件主要按元器件生產(chǎn)廠商進(jìn)行分類，提供了型號豐富的集成庫。但是有時候出于個人設(shè)計的需要，設(shè)計者無法在庫文件中找到完全匹配的元器件，此時就只有通過制作工具繪制所需元器件。需要注意的是，繪制元件時一般元件均放置在第四象限，象限交點即為元件基準(zhǔn)點。

3.元器件的布局

Protel DXP 提供了強大的自動布局功能，在預(yù)放置元件鎖定的情況下，可用自動布局放置其他元件。執(zhí)行命令Tools\Auto Placement\Auto Placer，在Auto Place 對話框中選擇自動布局器。Protel DXP提供兩種自動布局工具:Cluster Placer 自動布局器使用元件簇算法，將元件依據(jù)連接分為簇，考慮元件的幾何形狀，用幾何學(xué)方法布放簇，這種算法適用于少于100 個元件的情況;Global Placer 自動元件布局器使用基于人工智能的模擬退火算法，分析整個設(shè)計圖形，考慮線長、連線密度等，采用統(tǒng)計算法，適用于更多元件數(shù)量的板圖。自動布局較方便，但產(chǎn)生的板并不是最佳方案，仍需要手工調(diào)整。

3.元器件的連線

連線很講究原則和技巧，走線應(yīng)盡量美觀、簡潔。一些設(shè)計人員在初期使用Protel DXP進(jìn)行設(shè)計時，只在表象上將元件連起，而出現(xiàn)“虛點”。導(dǎo)致在生成網(wǎng)絡(luò)報表時出錯。好的設(shè)計習(xí)慣是打開電氣網(wǎng)絡(luò)，使連線可以輕松連接到一個不在捕獲網(wǎng)絡(luò)上的實體;打開在線DRC，監(jiān)控布線過程，違反規(guī)則的設(shè)計被立即顯示出來。完成預(yù)布線后，為了在自動布線時保持不變，需要對預(yù)布線鎖定。打開菜單Edit\Find Similar Objects，選擇要鎖定的對象。自動布線與交互式布線相結(jié)合可以很好地提高布線成功率和效率。自動布線的結(jié)果為手工調(diào)整提供參考。

二.電路仿真分析

所謂仿真是指在計算機上通過軟件來模擬具體電路的實際工作過程，并計算出在給定條件下電路中各關(guān)鍵點的輸出波形。電路的仿真是否成功取決于電路原理圖、元器件模型的仿真屬性、電路的網(wǎng)表結(jié)構(gòu)以及仿真設(shè)置等因素。仿真時首先通過Analyses setup對話框設(shè)置仿真方式并制定要顯示的數(shù)據(jù)。該軟件提供了解種分析仿真方式，包括直流工作點、直流掃描、交流小信號、瞬態(tài)過程、噪聲、傳輸函數(shù)、參數(shù)掃描等。設(shè)置好仿真環(huán)境后單擊OK按鈕，系統(tǒng)自動進(jìn)行電路仿真并顯示分析結(jié)果。通過對仿真結(jié)果的分析，設(shè)計者可以對電路進(jìn)行合理的調(diào)整，直到完全滿意。最后將設(shè)計好的原理圖通過打印輸出，以供制版使用。

三.制版工藝流程

1.雙面制板工藝流程(簡述)

電路設(shè)計覆箔板下料表面處理打印電路圖熱轉(zhuǎn)印補缺 腐刻(浸泡在1:4FeCl3溶液中腐刻)去膜涂助焊、防氧化劑 鉆孔焊接元件檢查調(diào)試 檢驗包裝成品。

2.雙面制板工藝流程(簡述)

雙面覆銅板下料裁板數(shù)控鉆導(dǎo)通孔檢驗、去毛刺刷洗化學(xué)鍍(導(dǎo)通孔金屬化) (全板電鍍薄銅) 檢驗刷洗網(wǎng)印負(fù)性電路圖形、固化(干膜或濕膜、曝光、顯影) 檢驗、修板線路圖形電鍍電鍍錫(抗蝕鎳/金) 去印料(感光膜) 蝕刻銅(退錫) 清潔刷洗網(wǎng)印阻焊圖形常用熱固化綠油(貼感光干膜或濕膜、曝光、顯影、熱固化，常用感光熱固化綠油) 清洗、干燥網(wǎng)印標(biāo)記字符圖形、固化(噴錫或有機保焊膜) 外形加工清洗、干燥電氣通斷檢測檢驗包裝成品。其詳細(xì)說明這里不再贅述。

3.需要注意的問題

在初次表面處理時，需要用P240-320之間的水沙紙打磨覆銅表面，去除表面的氧化層。并且用5%FeCl3溶液浸泡1分鐘，以增強印墨的粘敷力。腐刻溶液的溫度最好在25℃左右。助防氧化劑是把松香按照:10的體積比，放入95%的酒精中浸泡24h以上形成的。鉆孔時，按所裝元件腳的直徑φ+0.2mm，選擇最接近標(biāo)稱值的鉆頭。

四.結(jié)束語

在集成電路不斷發(fā)展的時代，計算機輔助技術(shù)(CAD)突飛猛進(jìn)。熟練掌握Protel DXP軟件，將極大提高電子線路的設(shè)計質(zhì)量和效率。但要設(shè)計和制作出一塊優(yōu)良的PBC板，還需要不斷的學(xué)習(xí)和實踐。因此，廣大電子工程設(shè)計人員要在不斷的實踐中去體會，通過總結(jié)經(jīng)驗努力提高設(shè)計和制作水平。

參考文獻(xiàn):

[1] 王廷才，王崇文. 電子線路計算機輔助設(shè)計Protel 2004[M]. 北京: 高等教育出版社，2006.

篇10

【關(guān)鍵詞】半橋電路；死區(qū)時間；閾值電壓；比較器；正反饋

A kind of automatic detection and setting dead time circuit designing

HUANG Haiping，JIANG Yanfeng

（Microelectronic research center,North China University of Technology,Beijing 100144,China）

Abstract：This paper introduced a kind of controller circuit which can automaticly set dead time.The controller works in this way that compares the voltage difference between gate and source of MOS tube to threshold voltage.The results of comparing each controls another gate in order to guarantee that the half bridge can not be turned on at the same time.The circuit with positive feedback is used here as to speed up the comparison of the response signal.At last,in the perceptual load,here gives the simulation and experiment results of dead time under the threshold voltage of 1.2V.The simulation results was realized by CSMC 0.5μm CMOS technology.the controller circuit is designed simply,and extra dead time need not to be setted up in the driving circuit.

Key words：Half bridge circuit；Dead time；Threshold voltage；Comparator；Positive feedback

1.引言

高效率的DC-DC變換器得到已經(jīng)廣泛應(yīng)用，比如手機，個人電腦，通訊設(shè)備等。開關(guān)的損耗包括：傳導(dǎo)損耗、開關(guān)損耗、直通損耗等?？梢酝ㄟ^優(yōu)化和改善功率管的尺寸和驅(qū)動電路來減小前兩者的損耗。為了減小第三種損耗，就必須設(shè)法縮短死區(qū)時間[1]的大小。死區(qū)時間是為了使上下橋臂不會因開關(guān)延遲而導(dǎo)致同時開通而設(shè)置的一個時間段。因此，死區(qū)時間的設(shè)置，可以有效消除兩個開關(guān)管之間延遲效應(yīng)，避免直通損壞模塊。如果設(shè)置的死區(qū)時間較大，電路工作雖然安全可靠，但是會引入輸出波形的失真，從而影響輸出效率；死區(qū)時間較小，輸出波形較好，但是降低了電路可靠性，所以死區(qū)時間一般為μs級。死區(qū)時間的設(shè)置如果由定時器或軟件延時產(chǎn)生，會增加定時器或CPU的負(fù)擔(dān)。死區(qū)時間的存在，使占空比調(diào)節(jié)范圍縮小，降低了變換器動態(tài)性能；此外，因為開關(guān)器件的關(guān)斷時間隨環(huán)境溫度、工作電流等因素變化很大，致使死區(qū)時間大小不容易掌握。

2.電路設(shè)計

2.1 死區(qū)時間設(shè)置規(guī)則

功率MOS管有寄生的二極管，稱為體二極管，其恢復(fù)時間與存儲在體二極管內(nèi)的多余電荷成正比。理論上，在保證電路工作可靠的情況下，死區(qū)時間越小越好，設(shè)置時間短，體二級管的導(dǎo)通時間就小，則其消耗的功耗也就小。死區(qū)時間大時，模塊工作更加可靠，但是體二極管導(dǎo)通時間就大，減小了電路的輸出效率。一般把死區(qū)時間的大小設(shè)置在4%到一個周期之內(nèi)，遵循規(guī)則如下：

（1）

式（1）中，TD是死區(qū)設(shè)置時間，Td(off)為開關(guān)MOS管的關(guān)斷延遲時間，Tf為開關(guān)管的下降時間，Td(on)為開關(guān)管的開通延遲時間[2]。由于工藝廠商的不同，器件本身結(jié)電容放電時間，驅(qū)動參數(shù)有所不同，實際電路中選擇TD值為2（Td(off)+Tf）。圖1為半橋基本電路結(jié)構(gòu)。

2.2 RC設(shè)置的延時電路

在目前的大多數(shù)開關(guān)電源芯片電路中，設(shè)置死區(qū)時間的常用方法是：對輸入驅(qū)動信號進(jìn)行一定的延時，使得高電平信號或低電平信號在一個周期時間內(nèi)不完全重合，然后再與先前驅(qū)動信號進(jìn)行一定的邏輯運算得到所需的死區(qū)時間。由此可以得出，延時單元在設(shè)置死區(qū)時間當(dāng)中，是一個很重要的環(huán)節(jié)。典型的RC電路架構(gòu)如圖2所示。通過設(shè)置不同和R值或C值可以得到不同的死區(qū)時間。但是設(shè)置較大電容C值時，會增加CMOS反向器的柵極的延時，為了減小這個延時的影響，一般選取的電容值較小，而只是通過較大范圍改變電阻R值。

2.3 死區(qū)時間控制電路設(shè)計

圖3就是控制電路的基本框架圖。半橋電路驅(qū)

動的負(fù)載為由LCR組成的諧振網(wǎng)絡(luò)。諧振阻抗的公式如下：

（2）

所以諧振網(wǎng)絡(luò)既可以工作在容性阻抗下，也可以工作在感性阻抗下。

當(dāng)（3）

驅(qū)動負(fù)載表現(xiàn)感性。反之，則表現(xiàn)為容性。上下橋臂的MOS管的柵極各加入一個開關(guān)管。當(dāng)MOSFET的柵源電壓小于閾值電壓，MOSFET就工作在截止區(qū)，不導(dǎo)通的狀態(tài)，此時另一個橋臂的MOS管才開始被驅(qū)動，因此就能消除上下橋臂同時導(dǎo)通，避免器件損壞。其具體的工作原理是：假設(shè)MOSFET的閾值電壓為Vth。圖3中M1，M2都是NMOS管，都選用NMOS管的原因是其閾值電壓就相同，就可以避免了后面設(shè)置比較值的時候需要兩個不同基準(zhǔn)電壓。VH，Vf分別為M1管的柵極，源極的電勢，當(dāng)VH減去Vf得到的電勢差小于M1的閾值電壓時，M1管就不工作。其中，VH和Vf的電勢差通過圖4電路中I1運算放大器搭建的減法電路來實現(xiàn)。因為電阻比例值為1，所以I1的輸出端的V1的大小為（VH-Vf），其值作為I2比較器的正端輸入，負(fù)端為半橋電路MOS管閾值電壓大小的直流電壓。如果（VH-Vf）電壓值大于Vth,I2比較器的輸出端VLc輸出高電平，圖3中M4開關(guān)管就導(dǎo)通，M2功率管就不工作。

（VH-Vf）電壓小于Vth,I2比較器的輸出端VLc輸出低電平，M2的柵極控制信號VL就由下橋驅(qū)動電路來驅(qū)動。同理，下橋臂M2管的工作方式與M1管的一樣。當(dāng)VL的電勢一直大于M2管的閾值電壓時，VHc始終處于高電平，M1的柵極就處于低電平，不工作。僅當(dāng)VL的電勢小于M2管的閾值電壓時，VH的電勢才由上橋驅(qū)動電路來控制。綜上分析的結(jié)果，M1和M2就不可能有同時導(dǎo)通的情況出現(xiàn)，這樣，也沒必要另外設(shè)置死區(qū)時間，從而來避免總線Vbus和地之間短路的情況發(fā)生。

2.4 比較器加速電路的設(shè)計

基于上面的原理：要求比較器[3]的速度較快，精度較高。圖5電路為一種鎖存結(jié)構(gòu)，其采用正反饋特性[4,5]加速比較過程。該鎖存結(jié)構(gòu)是由時鐘控制的電路結(jié)構(gòu)，時鐘頻率可取自半橋電路的驅(qū)動頻率（振蕩器的頻率）。鎖存電路為兩級放大電路，第一級為MM3和MM4組成的差分結(jié)構(gòu)，輸出為b和a；第二級由MM2和MM1組成的差分結(jié)構(gòu)，輸出為單端輸出d端。其工作原理如下：當(dāng)輸入信號Latch_clk低電平時，MF1，MF2兩個NMOS管柵壓為低電平,兩管截止，不導(dǎo)通。a，b兩點被MB2，MB1拉為高電平，MM1和MM2也不工作。由于MW3和MW4兩管導(dǎo)通，所以d，c都為高電平。當(dāng)Latch_clk信號從低電平轉(zhuǎn)為高電電平后，MF1，MF2兩管導(dǎo)通，如果此時有2nd_o2>2nd_o1,則I(2nd_o2)>I(2nd_o1),從而b點電位比a點電位下降的快，導(dǎo)致MB1開通的速度更快，使得a點電位上升，進(jìn)而促使MN2比MN1開通的速度快，進(jìn)一步的降低b點電位。這是其中的一個正反饋過程。另外，因b點電位迅速下降，MM2電流增加，a點電位上升，使得MM1電流減小，d點電位開始拉高，c點電位開始拉低，于是MW1電流開始減小，MW2電流開始增大，這又是第二個正反饋的過程。總而言之，該結(jié)構(gòu)采用了兩級正反饋結(jié)構(gòu)加速比較過程。而比較器電路采用普通的二級比較器電路[6]。

3.仿真結(jié)果

圖6代表的是MOS管的柵源電壓和漏電流的關(guān)系曲線圖。從圖中的仿真結(jié)果可以得出，MOS管的閾值電壓為2V左右，所以在圖4中設(shè)置的閾值電壓Vth可以參考這個值，但是為了防止MOS管的亞閾值狀態(tài)的出現(xiàn)，圖4中Vth比較值設(shè)置為1.2V（甚至可以更小點）。

在圖3電路的仿真過程中，半橋電路的驅(qū)動頻

率f選擇為80KHz，電感值L=10μH，電容=2200pF,電阻R=50Ω，得到的仿真結(jié)果如圖7和圖8所示。圖7中，上面的曲線代表的是圖3中上橋臂的VH電壓，下面的曲線為圖3中的下橋臂的VL電壓。從圖7中可以讀出死區(qū)時間為：

Tdead=(7.2829-6.4785)μS

=0.804(μS)

在圖8中，上面曲線代表的是上橋臂柵極電壓VH，下面的曲線為柵極控制信號VHc電壓信號。從圖8的結(jié)果來看，VHc高電平時把VH的電勢拉到最低電平。在圖9中，上面曲線代表的是下橋臂柵極電壓VL，下面的曲線為柵極控制信號VLc電壓信號。從圖8的結(jié)果來看，VLc高電平時把VL的電勢拉到最低電平。在同一時刻，結(jié)合圖7-9的仿真結(jié)果，死區(qū)時間完全只由器件柵極上升延遲和下降延遲決定的。

4.實驗驗證

為驗證所設(shè)計電路的正確性，搭建了實驗電路板（有些器件模型選擇與仿真有點出入），并得出了實驗波形如圖10所示。在圖10中，共顯示了四路波形：VH，VL，VHc，VLc。上面兩條曲線分別代表是VH，VL波形（每格2V）；下面兩條曲線代表是VHc,VLc波形（每格5V）。從圖中可以得出：VH和VL相交的電壓不超過1.2V,滿足設(shè)計要求。

5.結(jié)論

在半橋電路中，利用控制器電路不斷的檢測上下橋的柵源電壓，當(dāng)柵源電壓差值小于閾值電壓時，MOS管不導(dǎo)通，此時，另一橋臂的MOS管的柵壓才受驅(qū)動電路控制，柵極電壓才開始上升。由此，可以完全避免上下橋臂同時導(dǎo)通的現(xiàn)象出現(xiàn)。從死區(qū)時間的結(jié)果來看，感抗負(fù)載下，死區(qū)時間的占空比都不超過10%。此外，通過設(shè)置較小的閾值電壓，可以得到更小的死區(qū)時間?？刂齐娐吩O(shè)計簡單，比較器中添加正反饋特性，主要是增強反應(yīng)速度，減小比較器電路延遲時間。

參考文獻(xiàn)

[1]Chang J S,Tan M T,Cheng Z H.Analysis and design of power efficient class D amplifyer output stages[J].IEEE Transactions on Circuits and Systems.2000,47(6):897-902.

[2]章建峰.逆變器死區(qū)時間對輸出電壓影響分析[J].電力電子技術(shù).2007,41(8):32-33.

[3]Allen.CMOS Analog Circuits Design[M].BeiJing:House Electronics Industry,2002(2):32-33.

[4]吳曉波.一種高精度動態(tài)CMOS比較器的設(shè)計與研制[J].電路與系統(tǒng)學(xué)報,2007,

12(4):120-121.

[5]Fayomi C J B,Roberts G W,Sawan MLow power/low voltage high speed CMOS differential track and latch comparator with railto-rail input[C]ISCAS.Geneva,Switzerland,2000:653-655.

[6]Tomas Reiter,Dieter Polenov,Hartmut and Probstle,PWM Dead Time optimization Method for Automotive Multiphase DC/ DC-Converters[J]IEEE trans,Power Electron,2010,25(6):1604-1609.

基金項目：教育部新世紀(jì)優(yōu)秀人才計劃資助（2008）。

作者簡介：