導語：如何才能寫好一篇電路設計的方法，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：最簡化；約束條件；組合邏輯電路設計；編碼器；奎恩-麥克拉斯基法

中圖分類號：TN710 文獻標識碼：B

文章編號：1004-373X(2008)06-006-02

A New Method about Combinational Circuit Synthesis

ZUOQuansheng

(Changzhou Institute of Technology，Changzhou，213002，China)

Abstract：Minimization is an important step in both ASIC design and in PLD-based design.It is highly desirable to find the simplest implementation that is the one with the smallest number of gates or wires.A large number of constraint terms are dealt with in both ASIC design and in PLD-based design，but the terms whose value is 1 or 0 is limited. A new method about combinational-circuit synthesis is proposed.This method can′t deal with these constraint terms.It can only deal with those terms whose value is 1 or 0.So the steps of synthesis is simplied.It is specialized utilized in those combinational circuit synthesis which has a large number of constraint terms.Two actual examples are proposed to give evidence that according to this method we can minimize the steps of synthesis.

Keywords：minimization；constraint condition；combinational circuit synthesis；encoder；Quine-McClusky algorithm

組合邏輯電路設計的最簡化無論在ASIC設計和PLD設計中都很重要。因為組合邏輯電路中多余的門和輸入端需要ASIC芯片的更多面積，因而也增加了他的成本；PLD的門電路是固定的，組合邏輯電路中有多余的門和輸入端就需要容量更大、速度更慢、價格更高的PLD。因為用一般的邏輯表達式實現(xiàn)的組合邏輯電路的規(guī)模隨輸入變量的數(shù)目增加而成指數(shù)級增加，所以直接用一般的邏輯表達式實現(xiàn)邏輯電路是不經(jīng)濟的。現(xiàn)在組合邏輯電路設計有很多種方法，但這些方法對那些有大量約束項的組合邏輯電路設計不是最好的。工程上常見的組合邏輯電路常有很多輸入變量，對多輸入變量的組合邏輯電路設計，文獻\[1\]和文獻\[2\]介紹的公式法和卡諾圖法都不適用。這些組合邏輯電路常有很多約束條件，使用文獻\[1\]介紹的奎恩-麥克拉斯基法步驟很多。例如3位二進制(8線-3線)編碼器有8個輸入變量I7I6I5I4I3I2I1I0，3個輸出變量Y2Y1Y0。8個輸入變量I7I6I5I4I3I2I1I0е揮8種允許的組合，即00000001，00000010，00000100，00001000，00010000，00100000，01000000，10000000。另外248種組合是不允許出現(xiàn)的約束項。任何一個輸出變量實際上只有4種組合為1，4種組合為0。又如并行比較型模/數(shù)變換器ADC0881芯片中有255個時鐘鎖存器(可用C255C254…C2C1П硎)。這255個變量的組合數(shù)量是很大的，但他的編碼器的輸出是8位二進制數(shù)(用D7D6D5D4D3D2D1D0П硎)，也就是說這255個變量只有256種組合是允許出現(xiàn)的，其他大量的組合是不允許出現(xiàn)的約束項。編碼器的每位輸出變量實際上只有128種組合為1，128種組合為0。傳統(tǒng)的公式法和卡諾圖法等組合邏輯電路設計方法主要是通過對為1的組合和約束項進行處理，對為0的組合基本不處理。對于多輸入變量的組合邏輯電路設計而言，大量的約束項大大地增加了設計的復雜度。通過研究發(fā)現(xiàn)：利用這些有限的1和0就能設計組合邏輯電路，很多約束條件在設計時可以不用處理，這就可以大大簡化邏輯電路的分析和設計。

1 新方法的基本思想

引理1 比較輸出變量為1的組合與某個輸出變量為0的組合，找出其中不同的變量及其組合，例如輸出變量為1的組合有q=q1q2…Qt，而某個輸出變量為0的組合沒有q=q1q2…Qt，則q=q1q2…Qt是該輸出變量為1的組合的一個因子。

因為q=q1q2…Qt在輸出變量為1的組合中出現(xiàn)，在某個輸出變量為0的組合沒有出現(xiàn)，但不知道在其他輸出變量為0的組合會不會出現(xiàn)，所以q=q1q2…Qt可以表示這個輸出變量的一部分，但不能表示這個輸出變量的全部。

引理2 設Q=Q1Q2…QT是輸出變量為1的組合出現(xiàn)，而所有輸出變量為0的組合均不出現(xiàn)，則該輸出變量為1的組合可以用Q=Q1Q2…QT表示。

因為Q=Q1Q2…QT在所有輸出變量為0的組合均不出現(xiàn)，這說明含Q=Q1Q2…QT的所有項要么是1，要么是約束項，因而該輸出變量為1的組合可以用Q=Q1Q2…QT表示。

引理3 輸出變量為1的某個組合的所有因子的與可以表示該輸出變量為1的組合。

與邏輯表示只有在決定事物結果的全部條件具備時，結果才發(fā)生的因果關系。輸出變量為1的某個組合的所有因子的與表示輸出變量為1的這個組合出現(xiàn)、所有輸出變量為0的組合均不出現(xiàn)，因而可以表示輸出變量為1的這個組合。

引理4 一個輸出變量所有為1的組合的或可以表示該輸出變量。

2 新方法舉例

例1：研究3位二進制(8線-3線)編碼器，他的8個輸入變量I7I6I5I4I3I2I1I0允許8種組合，發(fā)現(xiàn)每種組合只有一個變量為1，其余變量為零；2個或2個以上的變量為1的組合都是不允許出現(xiàn)的。輸出變量Y2Y1Y0У拿懇晃歡加4個組合為1、4個組合為0，其他都是約束項(見表1)。

Y2的第5種組合為1，這種組合有而他為0的第1種組合沒有的因子是I4，I0，I0I4；這種組合有而他為0的第2種組合沒有的因子是I4，I1，I1I4；這種組合有而他為0的第3種組合沒有的因子是I4，I2，I2I4；這種組合有而他為0的第4種組合沒有的因子是I4，I3，I3I4；輸出變量為1的這個組合所有因子的與是I4，I0I1I2I3。取其最簡單的表達式，即Y2的第5種組合可以表示為I4。同理可得：Y2的第6種組合可以表示為I5；Y2的第7種組合可以表示為I6；Y2的第8種組合可以表示為I7。最后可得：Y2=I4+I5+I6+I7；

同理可得：Y0=I1+I3+I5+I7；Y1=I2+I3+I6+I7。

例2：3位二進制數(shù)碼輸出的并行比較型模/數(shù)變換器的代碼轉換如表2所示：

D2的第5種組合為1，這種組合有而他為0的第1種組合沒有的因子是C4，C3，C2，C1；這種組合有而他為0的第2種組合沒有的因子是C4，C3，C2；這種組合有而他為0的第3種組合沒有的因子是C4，C3；這種組合有而他為0的第4種組合沒有的因子是C4。

D2的這種種組合為1的所有因子的與的最簡單表達式是C4，即D2的第5種組合可以表示為C4；同理，D2的第6種組合為1的所有因子的與的最簡單表達式是C4，C5，即D2的第6種組合可以表示為C4或C5；D2的第7種組合為1的所有因子的與的最簡單表達式是C4，C5，C6，即D2的第7種組合可以表示為C4或C5，C6；D2的第8種組合為1的所有因子的與的最簡單的表達式是C4，C5，C6，C7，即D2的第8種組合可以表示為C4或C5，C6，C7。最后得D2的最簡表達式是：D2=C4。

D1的第3種組合為1，這種組合有而他為0的第1種組合沒有的因子是C2，C1；這種組合有而他為0的第2種組合沒有的因子是C2；這種組合有而他為0的第5種組合沒有的因子是C4，C3；這種組合有而他為0的第6種組合沒有的因子是C5，C4，C3。

D1的這種種組合為1的所有因子的與的最簡單的表達式是C2C4或C2C3；同理，D1的第4種組合為1的所有因子的與的最簡單的表達式是C1C4或C2C4；D1的第7種組合為1的所有因子的與的最簡單的表達式是C6；D1的第8種組合為1的所有因子的與的最簡單的表達式是C6或C7。

最后可得D1的最簡表達式是：C6+C2C4。D0的第2種組合為1，這種組合有而他為0的第1種組合沒有的因子是C1；這種組合有而他為0的第3種組合沒有的因子是C2；這種組合有而他為0的第5種組合沒有的因子是C4，C3，C2；這種組合有而他為0的第7種組合沒有的因子是C6，C5，C4，C3，C2。D0的這種種組合為1的所有因子的與的最簡單的表達式是C1C2。同理，D0的第4種組合為1的所有因子的與的最簡單的表達式是C3C4；D0的第6種組合為1的所有因子的與的最簡單的表達式是C5C6；D0的第8種組合為1的所有因子的與的最簡單的表達式是C7。最后可得D0的最簡表達式是：C7+C5C6+C3C4+C1C2。

3 結 語

類似的例子可以舉很多，通過上述例子分析可知，利用本文介紹的方法，這些約束條件許多可以不加處理，這可以大大簡化邏輯電路的分析和設計。

參考文獻

[1]Brian H，Clive W.Digital Logic Design\[M\].北京：人民郵電出版社，2006.

[2]閻石.數(shù)字電子技術基礎\[M\].北京：高等教育出版社，2005.

篇2

【關鍵詞】電子技術；單元電路；設計方法

電子電路的設計方法和實現(xiàn)方法在EDA技術的發(fā)展下發(fā)生了根本性的變化。電子技術具有很強的實踐性，在對電子電路系統(tǒng)進行設計的過程中，首先應該將系統(tǒng)的設計任務明確下來，依據(jù)任務選擇方案，然后單元設計方案中的各個部分，選擇參數(shù)計算和期間，最后有機連接各個部分，將一個符合設計要求的完整的系統(tǒng)電路圖畫出來。作為電子電路設計人員，對單元電路的設計方法進行熟練掌握，具備實際設計電路的能力尤為重要。

1.電子技術及單元電路概述

電子技術是依據(jù)電子學的原理，在解決實際問題的過程中應用電子器件將某種特定功能的電路設計和制造出來。包括兩大分支，即信息電子技術和電路電子技術。前者又包括兩個分支，即模擬電子技術和數(shù)字電子技術；后者是處理電子信號的技術，發(fā)生、放大、濾波、轉換信號是其主要的處理方式[1]。

電子電路由電子元件和電子器件兩部分組成。前者是指電子設備中的開關、電阻器、變壓器等，后者是指晶體管、電子管等。按組成方式，我們可以將電子電路分為分立電路和集成電路兩種形式。單元電路是整個電子電路系統(tǒng)中一個重要組成部分，常用的有放大電路、振蕩電路、數(shù)字電路等幾種。設計訓練單元電路的主要目的是促進整體電子電路設計水平的顯著提升[2]。

2.電子技術單元電路的設計步驟

2.1 明確任務

將本單元電路的任務明確化是設計單元電路前均需要明確的，設計單元電路的最基本條件是將單元電路的性能指標詳細擬定出來。在設計單元電路的過程中，我們應該將電壓放大的倍數(shù)、輸入輸出電阻的大小計算出來，并盡可能做到簡單明了、盡可能地節(jié)約成本、使單元電路具有較小的體積和較高的性能等。

2.2 計算參數(shù)

計算參數(shù)的目的是使單元電路的功能指標達到實際需求。專業(yè)化的電子技術知識是計算參數(shù)的必要條件，比如，只有將各電阻值及其放大倍數(shù)計算出來，才能有效設計放大器電路；只有將電阻電容及其震蕩頻率制定出來才能有效設計震蕩器[3]。在計算參數(shù)的過程中，同一電路可能得出一組以上的數(shù)據(jù)，這是我們就應該給予數(shù)據(jù)選擇方法以充分的重視，保證所選擇的數(shù)據(jù)達到并符合完成電路設計的要求，并能夠在實踐中得到有效的應用。

2.3 畫出電路圖

在電子技術單元電路的設計過程中，我們需要將完整的電路圖繪制出來，這樣做的目的是對單元電路和整機電路的連接關系進行詳細的表達。同時，設計者還應該依據(jù)單元電路之間的相互配合和前后之間的關系將電路結構盡可能地簡化。比如，在確定各單元電路之后，應該給予單元電路之間的級聯(lián)設計以充分的重視和考慮，從而將浪費及工作量減少到最低限度。給予各部分輸入信號、輸出信號和控制信號之間的關系以充分的重視，對輸入、輸出進行模擬，完全隔離輸入、輸出、電源、通道，分割直流電流、電壓信號為多路不同或相同的電流、電壓信號，從而使同時采集控制不同設備的目的得到切實的實現(xiàn)。首先，注意電路圖的可讀性。在繪圖的過程中應該盡可能地在一張紙上畫主電路圖，在另一張紙上畫比較獨立和次要部分，標記號圖的端口和兩端，將各圖紙之間的信號的引入和引出標出來；其次，注意信號的流向及圖形符號。一般情況下，我們可以將起始點設在輸入端和信號源，然后依據(jù)信號流向從左到右、從上到下將單元電路畫出來。同時，還應該將適當?shù)臉俗⒓釉趫D中，保證圖形符號的標準性；再次，注意連接線畫法。用直線連接各元件，并盡可能地減少交叉[4]。一般情況下，應水平或垂直布置連接線，盡可能地不畫斜線，用原點表示互相連接的交叉。

3.電子技術單元電路的設計方法

3.1 對于線性集成運放組成的穩(wěn)壓電源的設計

調整部分、取樣部分、基準電壓電路等是單元電路中串聯(lián)反饋式穩(wěn)壓電路的主要組成部分。設計線性集成運放組成的穩(wěn)壓電源的主要功能是過流和短路保護，起到對電路的保護功能的標準為負載電路達到限額。在對其的設計過程中，直流電通過整流出來后，用濾波將其波文系數(shù)降低，從而對負載進行直接的帶動，但是這種電路無法起到穩(wěn)壓的作用，因此，應該依據(jù)一定的技術指標設計穩(wěn)壓電源。

3.2 單元電路之間的級聯(lián)設計

在確定各單元電路之后，設計者還應該給予單元電路之間的級聯(lián)問題以充分的重視并認真考慮。阻抗匹配、負載能力匹配等是單元電路之間電氣性能相互匹配的主要問題，設計者應該謹慎認真地思考這些問題。如果沒有過高要求驅動能力，則可以運用運放構成的電壓跟隨器；如果對驅動能力要求高，則可以運用互補對稱輸出電路或功率繼承電路；如果為數(shù)字電路，則可以運用單管反向器或達林頓驅動器等。從本質上來說，單元電路之間的級聯(lián)設計問題就是模擬單元電路之間的相互干擾及匹配問題[5]，在整個電路的正常運行中起著至關重要的作用，值得我們予以充分重視。

3.3 對于運算放大器電路的設計

UA741、OP07等均是依據(jù)工業(yè)上的普通用途設定的運算放大器電路，具有中等的性能和極為便宜的價格。在設計運算放大器電路的過程中，應該將單雙電源供電、電源電流選擇出來作為基本參數(shù)，同時將失調電壓、失調電流、電阻輸入，對速率進行有效的轉換，將時間確定下來。在運用運算放大器時，如果沒有特殊要求，應該盡可能地運用通用性運算放大器。指標的先進性不應該成為設計過程中選擇各種參數(shù)的唯一依據(jù)。當運算放大器作弱信號放大時，所選擇的運算放大器應該具有極小的失調和噪聲系數(shù)，同時保持等效直流電阻運放同相端和反相端對地。為了將運放的高頻自激有效消除掉，設計者應該依據(jù)推薦參數(shù)將適當?shù)碾娙菹窠槿胍?guī)定的消振引腳之間，同時對兩級以上放大級級聯(lián)的情況進行有效的預防和避免，以將消振困難減小到最低限度[6]。

隨著科技的飛速發(fā)展和社會的不斷進步，電子電路的種類越來越多，因此需要各種不同的有針對性的設計方法。在集成發(fā)生電路的快速發(fā)展的過程中，各種專用功能的新型期間不斷涌現(xiàn)出來，對電路設計工作提出了新的要求，集成塊直接組裝逐漸取代了傳統(tǒng)的分立原件電路的設計方法。因此，設計者應該將注意力逐漸從設計單元電路向設計和規(guī)劃整體方案轉移，清楚明了各種集成電路的性能和指標，在選取集成器件的過程中嚴格依據(jù)實際需求，并能合理地進行單元連接，從而成功完成總體系統(tǒng)的設計，同時在日常工作中積極積累經(jīng)驗、深入研究其設計原理、努力改進及設計方法，為推動社會各方面的發(fā)展做出積極的貢獻。

參考文獻

[1]許開君，李忠波.模擬電子技術[M].機械工業(yè)出版社， 2009.

[2]鄧木生.電子技能訓練[M].機械工業(yè)出版社，2012.

[3]丘立尚，張琳.電工與電子技術基礎[M].華南工學院出版社，2012.

[4]高吉祥.基本技能訓練與單元電路設計[M].電子工業(yè)出版社，2011.

篇3

關鍵詞：電氣控制線路；邏輯設計法；真值表；與；或；非

中圖分類號：TM921 文獻標識碼：A

邏輯設計法是利用邏輯代數(shù)這一數(shù)學工具來進行電路設計，即根據(jù)生產(chǎn)機械的拖動要求及工藝要求，將執(zhí)行元件需要的工作信號以及主令電器的接通與斷開狀態(tài)看成邏輯變量，并根據(jù)控制要求將它們之間的邏輯關系用邏輯關系式來表達，然后再運用邏輯函數(shù)基本公式和運算規(guī)律進行簡化，使之成為需要的最簡“與”、“或”關系式，根據(jù)最簡式畫出相應的電路結構圖，最后再作進一步的檢查和完善，即能獲得需要的控制線路。

邏輯代數(shù)也可以用于線路簡化和讀圖分析。該方法可使各控制元件的關系一目了然，不會讀錯和遺漏。

1 邏輯代數(shù)和邏輯電路

事物的發(fā)展變化都有一定因果關系。例如，電燈的亮、滅決定于電源是否接通，如果接通了，電燈就會亮，否則就滅。電源接通與否是因，燈亮不亮是果。這種因果關系，一般稱為邏輯關系。

（1）邏輯變量

在二值邏輯中，變量不是1就是0，沒有第三種可能。這里的1和0不是表示數(shù)值的大小，而是代表兩種不同的邏輯狀態(tài)?？梢院碗妷旱母叩?、繼電器接點的通斷相對應。

（2）邏輯運算的實現(xiàn)電路

在邏輯代數(shù)中，基本邏輯運算有“AND――與”、“OR――或”、“NOT――非”三種，常用的邏輯運算還有“NAND――與非”、“NOR――或非”、“EXOR――異或”等。

邏輯運算繼電器觸點的實現(xiàn)電路：

（3）真值表

用邏輯變量的真正取值反映邏輯關系的表格成為真值表。

用繼電器接點實現(xiàn)邏輯代數(shù)的基本事項。

①邏輯1和繼電器的常開觸頭閉合相對應。

②邏輯0和繼電器的常開觸頭斷開相對應。

③邏輯“非”的實現(xiàn)可以使用常閉接點。

（4）由三種基本運算得出的邏輯代數(shù)公理（基本運算規(guī)則）

0+0=0 0?0=0 0+1=1 0?1=0

1+0=1 1?0=0 1+1=1 1?1=1

2 應用實例

（1）要求：按下SB1，指示燈HL1點亮；按下SB2，指示燈HL1和HL2點亮；按下SB1和SB2后指示燈HL2點亮。

（2）使用器件：按鈕開關2個，電磁式中間繼電器2個，指示燈2個。

（3）設計步驟

①列出控制元件與執(zhí)行元件的動作狀態(tài)真值表（表4）

②寫出邏輯表達式（與或表達式）

③化簡（使用公式法、卡諾圖法或電路圖法）

（a）公式法：

（b）卡諾圖法，如圖1所示：HL2=KA2

（c）電路圖法：（按下面順序進行化簡，如圖2所示）

④畫電路圖，如圖3所示。

⑤實現(xiàn)電路，驗證電路的正確性。

結語

邏輯分析設計方法能夠確定實現(xiàn)一個開關量自動控制線路的邏輯功能所必需的、最少的中間記憶元件（中間繼電器）的數(shù)目，然后有選擇地設置中間記憶元件，以達到使邏輯電路最簡單的目的。邏輯設計法比較科學，設計的線路比較簡化、合理。但是，當設計的控制線路比較復雜時，這種方法顯得十分繁瑣，工作量也大，而且容易出錯，所以一般適用于簡單的系統(tǒng)設計。但是，將一個較大的、功能較為復雜的控制系統(tǒng)分為若干個互相聯(lián)系的控制單元，用邏輯設計的方法先完成每個單元控制線路的設計，然后再用經(jīng)驗設計法把這些單元組合起來，各取所長，也是一種簡捷的設計方法，可以獲得理想經(jīng)濟的方案，所用元件數(shù)量少，各元件能充分發(fā)揮作用，當給定條件變化時，容易找出電路相應變化的內在規(guī)律，在設計復雜控制線路時更能顯示出它的優(yōu)點

篇4

關鍵字：機電設備；電氣線路；故障；原因分析；處理對策

中圖分類號：TU85 文獻標識碼：A 文章編號：

1機電設備電氣控制線路故障的檢修步驟

在機電設備的使用過程中，一旦電氣線路出現(xiàn)故障，技術人員要根據(jù)以下步驟進行檢查：

第一、對出現(xiàn)故障的機電設備里所有電氣維修圖進行詳細分析，主要包括電氣原理圖、電氣元件與設備的位置圖以及接線圖，這樣在維修的過程中才能對機電設備內部的整體狀況有所了解。

第二、對出現(xiàn)電氣故障的經(jīng)過進行詳細詢問，充分了解設備發(fā)生故障前的工作狀況，是否有異常等現(xiàn)象，以方便技術人員快速找到故障原因

第三、根據(jù)分析出來的故障原因，將可能導致故障出現(xiàn)的范圍確定好，通過對掛賬原因的分析，并根據(jù)電氣維修圖來確定較為詳細的故障范圍，以便于技術人員實施維修。

第四、如果通過上訴步驟還沒有發(fā)現(xiàn)出現(xiàn)故障的具置，就需要對設備進行更加細致的檢查，具體可以采用試驗的方式，通過檢查運行過程以及完成狀況來確定故障點。但在用這種方式進行檢查要注意人身及設備安全，注意事項有以下幾點：首先就是不能在設備短路的狀況下進行，同時最好不要在主回路上進行；其次就是避免人為出動相關電氣元件，不然很能會使故障進一步擴大，給設備造成更加嚴重的損壞。

2機電設備電氣斷路故障檢測方法

所謂的斷路故障，也就是指在設備運行的過程中，電氣線路中的其中一個回路出現(xiàn)故障而斷開，從而導致回路中的電流無法流通，機電設備中的相關電器元件不能正常工作。目前，在對機電設備電氣斷路故障進行檢測的方法主要有電壓測量法、短接法以及電阻測量法等。本為作者通過舉例的方式，將上訴檢測方法在具體控制電路中的應用做了詳細說明，具體內容如下：

2.1 電壓測量法

是利用萬用表的電壓檔來測量電路中兩點之間的電壓，通過多次測量，找出故障點。此時被測電路中斷開的部分（如動合觸頭）要閉合，電源要接通，具體包括以下幾種方法：

第一、分階測量法

分階測量法一般是將電壓表的一只表筆固定在負載的一端（如圖中線圈KM1的6點），另一只表筆由下而上接到5、4、3、2、1、L1各點，正常時，電壓表的讀數(shù)為電源電壓。（圖1）若點（6-5）的電壓為電源電壓，而KM1不吸合，則說明是KM1有故障。若點（6-5）讀數(shù)為0，則表筆逐級上移，當移至某點讀數(shù)正常時，說明故障在該點與前一點之間，要么是這兩點間的連線有故障，要么是這兩點之間的元件有故障。如果測量到L1點，電壓仍為0V，則故障可能在點（L3-6）之間，此時將5號點的表筆不動，移動6號點的表筆至L3，測量其電壓是否正常，不正常，則故障在L3-6點之間。此方法適合于電路元件不多且故障只有一個的線路。

第二、分段測量法

與分階測量法相似，只不過移動的時候不是逐級移動，是一段一段移動，這樣可減少測量次數(shù)，節(jié)約時間。例如，開始時一端表筆固定在6號點，另外一只表筆可直接移動到3號點（對5至L1這條線路分段，3號點是中間點），如電壓正常，說明點（3-L1）正常，故障在點（6-3）之間，表筆再移動到點5或點4進行測量，直至檢查出故障。如果

電壓不正常，則說明故障在點（3-L1）之間，表筆再移動到點1或點2進行分段測量，直至檢查出故障。此方法適合于電路元件較多且故障只有一個的線路。

2.2 短接法

在運用短接法進行故障檢查的過程中，首先就是要找到一根絕緣效果良好的導線，然后用這根導線與可能出現(xiàn)斷路的部位進行短接，在進行短接的過程中，一旦電路接通，那么就可以確定出故障的大概位置，也就是用導線進行連接的兩點之間，這種方法不適用于負載較大的斷路故障之中，一旦發(fā)生負載可能造成更加嚴重的事故。具體包括以下兩種方法：

第一、局部短接法

電壓正常，然后逐段短接相鄰兩標號點（1-2）、點（2-3）、點（3-4）、點（4-5），當短接到某兩點時，KM1吸合，說明這兩點間存在斷路故障。此法只適合于一個故障或線路元件不多的情況。

第二、分段短接法

短接線一段固定（一般是L1點），另一端逐段移動，這樣可以減少短接次數(shù)，節(jié)約排故時間。例如，一端固定在L1點，另外一端可直接移動到3號點（對點5至L1這條線路分段，點3是中間點），如KM1吸合，說明故障在點（3-L1）之間，短接線再移動到點1或點2進行短接，直至檢查出故障，而點（3-5）就不再測量，節(jié)約了時間。如果KM1不吸合，則說明故障在點（3-5）之間，短接線再移動到點（4-5）進行分段短接，直至檢查出故障。如果斷路點在點（6-L3）之間，短接時應同時按下按鈕開關SB2。此方法適合于測量次數(shù)較多或故障只有一個的線路。

2.3 電阻測量法

第一、分段法

這是在進行繼電設備電氣線路故障時最常用的一種方式，主要是以線路中的自然斷開點分段，將線路分為二段或三段。先分別測量每段的阻值，若阻值無窮大，則該段有斷路故障，繼續(xù)在該段逐級檢查，直至檢查出故障點。

第二、分階測量法

與電壓測量法的分階測量法相似，區(qū)別就是測量的是電阻值。電阻法的注意事項：斷開電路電源，否則會燒壞萬用表；將被測電路與其他電路斷開，防止其他電路特別是與被測電路并聯(lián)的電路的影響，易產(chǎn)生誤導；測量值應與理論值相近甚至相等，才說明線路接線完好，若測量值超過理論值太多，則線路中有接觸不良的故障，若測量線圈等負載，電阻值為零，則線圈短路；注意萬用表的量程。

2.4要重視通電的調試

當工程實體完成之后，經(jīng)過仔細檢查之后就要進行調試，在調試時應注意：①必須遵循規(guī)定的原則，要先對單機進行調試后整體調試，先手動進行后自動，從進到遠，先點動后聯(lián)動，先空載后負載；②要堅持安全第一，在調試時，要注意人身安全和設備的安全，要嚴格按照規(guī)定的程序進行操作，不管是送點還是受點，都要有雙方的監(jiān)理監(jiān)督；③要形成相關的工程調試的數(shù)據(jù)和資料，要保證這些資料的真實性、準確性和完整性。避免導致一些相關人員對工程調試資料不相信，影響再次工程的進度，進而浪費了造成人力、財力和物力。

3.10驗收。施工的承包單位在具備竣工驗收條件的基礎上，應該首先自己進行檢查之后再向相關部門提交驗收報告，相關的監(jiān)理對工程中的問題要進行督促使其及時整改，驗收合格后，向建設單位提出相應的資料評估報告。

3 結束語

機電設備的電器線路維護是機電設備正常運營的必要保障，技術員工對機電設備的技術掌握程度的多少決定著排查電氣線路與維修故障的速度與質量，技術人員在分析電器設備的電氣線路故障時需要掌握更多的有關于機電設備運用的實際操作技巧與經(jīng)驗，掌握更多的關于機電設備的一些必要信息。機電設備的電氣線路出現(xiàn)故障的原因有很多，所以要在熟練掌握基本檢修方法與技巧，了解相關步驟，并根據(jù)實際狀況進行具體分析，確定出科學、有效地維修方法，這樣才能夠及時的排除故障，使機電設備正常運行，降低損失。

參考文獻：

[1]沙登君.大型電機轉子鐵心熱套軸應注毒的幾個問題[J].上海大中型電機.2004（2）.

篇5

關鍵詞：城市；電力設施；布局規(guī)劃；思路；方法

中圖分類號：F407.6 文獻標識碼： A

隨著城市化發(fā)展的不斷進步，在電力設施的布局上，形成科學、規(guī)范、全局化的規(guī)劃與管理模式，對于提升城市用電、完善電力設施功能等多方面都有很大的作用，因此，要從多方面、多角度、多渠道的綜合城市發(fā)展的特點，并結合城市整體規(guī)劃與現(xiàn)代化建設的需求，構建城市電力設施布局的完整性，形成電力設施建設與城市建設的全面繁榮。

一、簡述城市電力設施建設布局的矛盾

1、電力超負荷的需求量與城市規(guī)劃的脫節(jié)

一方面是負荷水平大幅提高，需建設更多的電力設施滿足要求;另一方面卻是負荷密度越高的地區(qū)用地成本越高，造成電力設施無法進入負荷中心，從而影響了供電質量，甚至危及供電安全。同時，在以往的規(guī)劃方法中，通常只對電力需求總量進行預測，而不充分考慮負荷的具體分布，政府規(guī)劃部門按照總量來安排電力設施的建設用地，這也是造成電力設施不能適應負荷分布特性的主要原因。

2、城市規(guī)劃中電力設施建設的綜合因素不全面

城市電力設施布局不合理帶來最直接的問題就是高壓配電網(wǎng)不能與中壓網(wǎng)相互配合，使得變電站負荷分布不均、供電質量差、運行不經(jīng)濟、網(wǎng)絡結構不合理以及供電安全等問題。近年來，這樣的問題在國內大中型城市表現(xiàn)的越來越突出，部分城市配電等級對20kV進行論證就是這種問題的集中表現(xiàn)，因此，解決這類問題的要求也就越來越迫切。

二、探討城市電力設施的布局與規(guī)劃思路和方法

1、形成合理的設計方案

在配網(wǎng)設計階段工程造價的綜合管理中，合理的設計方案是一個重要的環(huán)節(jié)，在設計階段可能出現(xiàn)許多種不同的設計方案，因此，要從綜合造價 管理的角度出發(fā)，形成方案的比較與優(yōu)化，選擇與配網(wǎng)建設相吻合的實施方案，突出整個方案的適度超前、經(jīng)濟合理與安全可靠，在設計過程中，采用價值工程的相關理論，在控制成本的基礎上，結合先進的設計需求模式，對于電網(wǎng)工程中的每一個環(huán)節(jié)都能進行全面優(yōu)化。尤其是在變電站設計標高、征地面積、設備選型、線路路徑走廊、導線運用、鐵搭基礎、運輸量等多方面的工程造價，要求設計人員強化方案的優(yōu)化設計，強化整個經(jīng)濟意識，對于每一個綜合造價都能有全面的運用。譬如，某500 千伏送電線路，由于要繞過內湖，原規(guī)劃路徑長147.8 公里，曲折系數(shù)1.67。工程設計時通過對內湖的大量調查，運用價值工程分析方法，對從內湖區(qū)最窄處穿過的方案和繞過射陽湖蕩區(qū)的方案進行了認真的同比優(yōu)化選擇，認為只要采取切實可行的措施，在跨越內湖區(qū)的兩岸設立主轉角耐張塔，使該路線段構成獨立的耐張段，采用大跨距式，減少內湖區(qū)塔基數(shù)量，就可以選擇從湖區(qū)最窄處穿過的方案，同時為了減小線路走廊寬度，減少房屋拆遷量，降低政策處理費用，選用導線三角排列的貓頭塔。結果使線路路徑長度縮短約21.4公里，房屋拆遷量減少約7784 平方米，節(jié)約投資約2693萬元，更好的為造價管理節(jié)省了更多的費用。

2、經(jīng)濟技術指標的嚴格控制

在綜合管理的過程中，尤其是在設計階段，要結合給選哪個經(jīng)濟技術指標以及施工詳圖，形成造價綜合管理的重點運用。在確保設計階段技術方案優(yōu)化的基礎上，形成經(jīng)濟合理的控制方式。一是注重設計標準，在全面注重國家推行的標準化設計的基礎上，重視配網(wǎng)工程中的每一個技術規(guī)范化，形成合理控制的關鍵點，其中，主要的是對設計階段中的典型設計、通用設計、復用設計等形成更加標準的管理，對于配網(wǎng)工程中的構件、配件等形成標準的模式，從而實現(xiàn)控制投資、縮短工期、推廣使用的效果。二是注重限額設計的應用。在設計階段的控制過程中，嚴格投資支出的控制手段，有效使用建設資金的有力措施。通過限額設計的方式，體現(xiàn)出標準、規(guī)模以及設計原則，實現(xiàn)對規(guī)模化、設計標準的整體控制，對于工程數(shù)量、概預算指標都有詳實的控制。三是招投標過程的嚴格控制。在設計方案的選擇中，選擇相應的方案運用，綜合優(yōu)化的方案，對其他的方案也加以吸收與應用，形成更加完美的設計技術，從人財物等角度進行深入控制，形成工程控制的重點。

3、負荷預測思路及方法的選取

負荷預測工作要求具有很強的科學性，盡管預測的方法有多種，但由于所需的數(shù)據(jù)難以得到或由于預測模型存在不適應性，針對某一具體規(guī)劃區(qū)域而言，可供選擇的預測方法并不很多。 以往常用的負荷預測方法主要有彈性系數(shù)法、線性回歸法、灰色系統(tǒng)等，但這些方法通常只能得到負荷預測的總量，并不能給出負荷的分布結果。根據(jù)預測總量進行變電站選址和定容的結果，往往不能同中壓網(wǎng)建設進行很好的配合，帶來許諸如供電半徑偏長、網(wǎng)架結構不合理、部分變電容量得不到充分利用等問題?？偠灾?guī)劃結果不能很好將各電壓等級相配合。因此在進行城市電網(wǎng)布局規(guī)劃時，除了完成總量平衡以外，多以負荷分布預測結果為基礎，以此作為電力設施布局的主要制定依據(jù)。負荷分布預測通常采用負荷密度指標法，此方法以城市遠期年份用地規(guī)劃圖為依據(jù)，在預測過程中充分考慮了歷史年份的電力水平情況、點負荷發(fā)展情況以及不同類型負荷的發(fā)展特點，因此其預測結果更趨于合理，也更能反映城市電力負荷的分布特點。

4、優(yōu)化管理機制的綜合效果

在造價管理中，配網(wǎng)工程設計階段是至關重要的。因此，要從多方面優(yōu)化整個管理環(huán)節(jié)，形成綜合化的管理機制，尤其是突出對造價過程的細化，對于工程中的一些審查與控制，形成對問題以及薄弱環(huán)節(jié)的控制，增加投資的整體效果。在整個項目的造價管理中，改革現(xiàn)行的計量定額計價模式，實行量價分離，形成以量為主的市場定位價格機制，形成系統(tǒng)的，動態(tài)化的管理過程，并在設計階段形成管理效率的全面優(yōu)化。健全責任機制與教育機制健全設計單位經(jīng)濟責任制，嚴格控制工程成本，提高競爭意識設計單位和主管部門對于設計節(jié)約和浪費應制定明確的獎罰標準，促使設計人員提高自身素質和相互間競爭能力， 增強為業(yè)主控制投資成本的意識。提高工程設計、造價人員的素質和加強設計、造價人員的管理， 輸變電工程的新工藝、新方法發(fā)展和運用很快，作為一個合格的工程設計、造價人員，除必須懂得和掌握全面的專業(yè)知識和相關知識以外， 還需不斷的補充新的知識切實全面推行輸變電工程設計監(jiān)理制。

三、結語

城市電網(wǎng)建設是市政基礎設施建設的重要組成部分，是地區(qū)經(jīng)濟建設和發(fā)展的有力保障.電力設施的布局規(guī)劃具有一定的超前性和前瞻性，能夠較好的適應城市的快速發(fā)展，規(guī)避城市建設過程中其他行業(yè)建設與電力建設的矛盾，使得電力設施建設可操作性更強，對于推動電網(wǎng)的健康發(fā)展有重要的指導意義.本文就利用負荷分布預測進行電網(wǎng)布局規(guī)劃的問題給予了闡述并給出一套城網(wǎng)布局規(guī)劃思路，為今后的電網(wǎng)規(guī)劃工作提供了一種新的思路。

參考文獻：

[1]余貽鑫,張弘鵬,張崇見,等.空間電力負荷預測小區(qū)用地分析的模糊推理新方法〔J〕.天津大學學報, 2002,35(2):135-139

[2]余貽鑫,王成山,肖峻,等.城網(wǎng)規(guī)劃計算機輔助決策系統(tǒng)〔J〕.電力系統(tǒng)自動化,2000,24(15):59-62

[3]余貽鑫,張崇見.城市電網(wǎng)中壓配電變壓器的模糊優(yōu)化規(guī)劃〔J〕.中國電機工程學報,2000,20(4):23-28

篇6

【關鍵詞】傳輸門邏輯；CMOS門邏輯；NMOS管；PMOS管

1.引言

21世紀是信息科學的世紀，電子科學與技術是信息科學發(fā)展的基礎學科。半導體集成電路作為電子科學與技術的核心，是電子類相關專業(yè)的重要基礎課程。而半導體集成電路這門課程中，靜態(tài)邏輯電路[1-3]這一塊又是比較重要的一部分。靜態(tài)邏輯電路分為靜態(tài)CMOS邏輯電路和傳輸門邏輯電路?，F(xiàn)有的絕大多數(shù)教材表明傳輸門邏輯電路的理解設計方法和靜態(tài)CMOS邏輯電路的理解設計方法是不一樣的。人們總結出了的一套設計靜態(tài)CMOS復合邏輯門電路的通用方法[3]，其步驟如下：

（1）調整布爾代數(shù)式（也叫邏輯關系式），使得輸出為負邏輯。

（2）當邏輯關系式為“或”時，PMOS管串聯(lián)，NMOS管并聯(lián)。

（3）當邏輯關系式為“與”時，PMOS管并聯(lián)，NMOS管串聯(lián)。

（4）改變尺寸可調整速度或輸入閾值。而對于傳輸門邏輯[3]，其理解和設計的方法是二叉判決圖BBD。這兩類方法不統(tǒng)一，給學生在理解和設計邏輯電路造成很大的麻煩。本論文提出一種能夠簡易地理解傳輸門邏輯和靜態(tài)CMOS門邏輯的方法。運用這種方法，學生也可以簡易地設計傳輸門和靜態(tài)CMOS邏輯電路。

2.方法

下面我們介紹一下這個方法。我們這個方法分為如下三個部分：

（1）對于單個NMOS管而言，漏極輸出C等于源極輸入A和柵極輸入B的“與”。邏輯表達式為。圖1顯示了單個NMOS管。根據(jù)NMOS管高電壓通、低電壓阻的特性，我們可以得到。

（2）對于單個PMOS管而言，漏極輸出C等于源極輸入A和柵極輸入B的“非”的“與”。邏輯表達式為。圖2顯示了單個PMOS管。根據(jù)PMOS管高電壓阻、低電壓通的特性，我們可以得到。

（3）對于兩個MOS并聯(lián)而言，總的輸出等于各個MOS輸出的“或”。我們以兩個NMOS管并聯(lián)說明這種情況。圖3顯示了兩個NMOS并聯(lián)的情形。我們可以得到：

3.結果和討論

（1）我們先用上述的方法來理解靜態(tài)CMOS邏輯電路和傳輸門邏輯電路。

首先看CMOS反相器，圖4顯示了CMOS反相器的示意圖。從圖4中我們可以看出對于輸出VOUT，PMOS管和NMOS管是并聯(lián)的關系。利用上述的方法，我們可以得到PMOS管和NMOS管的漏極分別為和，所以?？梢钥闯鑫覀兊姆椒▽τ诶斫夂唵蔚腃MOS反相器邏輯是適合的。

我們再來理解一個復雜一點的兩輸入的異或門靜態(tài)CMOS邏輯電路。圖5顯示了靜態(tài)CMOS異或門邏輯電路示意圖。運用我們的方法，我們可以得出：對于P網(wǎng)，有、、、。對于N網(wǎng)，有、、、、。所以，?？梢钥闯鑫覀兊姆椒軌蚝唵蔚睦斫廨^為復雜的兩輸入靜態(tài)CMOS異或門邏輯電路。我們有理由相信對于理解更為復雜的靜態(tài)CMOS邏輯電路，我們的方法同樣適用。

理解完了靜態(tài)CMOS邏輯電路，我們在來看看傳輸門邏輯電路。圖6顯示了一個基于CMOS傳輸門構成的同或門邏輯電路。運用我們的方法，我們可以得出：、、、、、、。因為前面我們已經(jīng)理解了CMOS反相器，所以圖6中我們直接用反相器邏輯功能。可以看出我們的方法可以很簡單的理解傳輸門邏輯電路。從圖6我們也可以看出，對與CMOS傳輸門，其邏輯功能跟隨NMOS傳輸門。

我們再來理解一個全加器中靜態(tài)的曼徹斯特進位電路。圖6顯示了全加器中靜態(tài)的曼徹斯特進位電路示意圖。運用我們的方法，可以得到：

、、、、?？梢钥闯觯凑瘴覀兊姆椒?，正確的理解了全加器中靜態(tài)的曼徹斯特進位電路的邏輯表達式。

（2）運用我們的方法來設計靜態(tài)CMOS邏輯電路和傳輸門邏輯電路。

我們首先來設計一個靜態(tài)CMOS邏輯電路。設計靜態(tài)CMOS邏輯電路就是理解靜態(tài)CMOS邏輯電路逆過程。我們以邏輯表達式為例來設計靜態(tài)CMOS邏輯電路。參考上面講述的運用我們的方法理解靜態(tài)CMOS邏輯電路的過程可知，首先要將邏輯表達式寫成如下形式：

這一項是對應靜態(tài)CMOS電路的P網(wǎng)，而這一項是對應靜態(tài)CMOS電路的N網(wǎng)。觀察這兩項，反向運用我們的方法，可知在P網(wǎng)中下面是柵極輸入由C控制的PMOS管，再下面是并聯(lián)的兩個柵極信號分別由A和B控制的PMOS管。而在N網(wǎng)中，對應的是串聯(lián)的兩個柵極信號分別由A和B控制的NMOS管，這兩個串聯(lián)的NMOS管再與柵極信號由C控制的NMOS管并聯(lián)。由上述分析可知邏輯電路圖如圖7所示。

其次運用我們的方法設計一個靜態(tài)傳輸門電路。以異或門為例，其邏輯表達式為。運用我們的方法，得知一個兩輸入的“與”相使用一個MOS管，而“或”代表兩個MOS管并聯(lián)。如果使用兩個NMOS管并聯(lián)，電路圖如圖8所示。由圖8可知，使用NMOS管的話還要兩個反相器才能完全實現(xiàn)“異或”功能。如果使用兩個PMOS管并聯(lián)，電路圖將更為簡單，可以省略兩個反相器，電路圖如圖9所示。

在學習靜態(tài)傳輸門邏輯電路時，我們知道靜態(tài)傳輸門邏輯相比與靜態(tài)CMOS邏輯電路而言有一個優(yōu)勢就是：輸入不同，邏輯功能也不同。實際上在這個優(yōu)勢背后有個不變的本質，這個本質就是本教學論文提出的理解和設計靜態(tài)傳輸門和靜態(tài)CMOS邏輯電路的方法。

4.結論

本教學論文提出一種能簡易地理解和設計靜態(tài)傳輸門和靜態(tài)CMOS邏輯電路的方法。這種方法基于對NMOS管“高通低阻”和PMOS管“低通高阻”的電學特性的充分理解。我們的方法統(tǒng)一的靜態(tài)CMOS邏輯電路和靜態(tài)傳輸門邏輯電路，便于學生的理解和學習。

參考文獻

[1]張延慶，張開華，朱兆宗.半導體集成電路[M].上海：上?？茖W技術出版社（第2版），1986.

[2]朱正涌，張海洋，朱元紅.半導體集成電路[M].北京：清華大學出版社（第2版），2009.

篇7

關鍵詞：高速公路；機電系統(tǒng)；維護管理

Abstract: the highway electromechanical system to ensure the orderly and efficient network operation management work efficiency of the overall importance is increasingly prominent in the process of play. In this paper the highway electromechanical system equipment maintenance management methods are discussed in this paper.

Key words: highway; Mechanical and electrical systems; Maintenance and management

中圖分類號： TU85 文獻標識碼：A文章編號：2095-2104(2013)

機電系統(tǒng)作為高速公路最主要的配套工程,在保證交通運輸?shù)恼＿\行以及道路通行能力方面,顯示出無比的優(yōu)越性。只有對機電系統(tǒng)相關的設備進行運營管理才能充分發(fā)揮高速公路流量大和速度快,以及安全好與效率高的優(yōu)勢。在機電工程被引入到高速公路建設之后,與原先的人工收費模式存在管理方式上的區(qū)別,人工收費管理其客體是收費人員,而半自動收費系統(tǒng)的被管理對象是一些能維持機電系統(tǒng)能運轉的機電設備。

1設備的維修常用方法

1.1觀察法

所謂觀察法，就是用人的所有感覺器官去判斷設備是否異常，包括：眼睛看、耳朵聽、鼻子聞、用手摸。就是要求我們在設備的維護維修中，注意觀察設備的外觀、形狀上有無什么異常。首先是眼看，要求觀察設備是否同故障發(fā)生前一致，有無出現(xiàn)彎曲，變形，變色，斷裂，松動，磨損，冒煙，漏油，腐蝕，產(chǎn)生火花等情況；其次是鼻子聞，一般輕微的氣昧是正常的，當人不能忍受時則說明電流太大應調整或保護；再次是耳聽，聲音、振動音律及音色的異常；第四是用手試，當然是觸摸絕緣的部分，有無發(fā)熱或過熱，用手去試接頭有無松動；以確定設備運行狀況以及發(fā)生故障的性質和程度，對故障現(xiàn)象的準確描述，對于迅速排除故障，少走彎路顯得非常關鍵。這種方法在日常中也最為常用。

1.2復位法

機電設備經(jīng)過長時間的不間斷運行，出現(xiàn)故障是難免的。有些故障情況，僅僅是由于設備內部控制單元長時間工作紊亂，或者外界環(huán)境干擾造成，設備本身并未損壞。此時，僅需要對運行設備進行重新開機、上電復位即可恢復正常。這就是我們所要介紹的復位法。最典型的例子就是：收費員經(jīng)常遇到這樣的事情——車道收費電腦突然死機了，無法繼續(xù)收費。這是為什么呢？就是計算機長期工作后，由于各種原因（包括軟件運行，環(huán)境溫度升高等等）造成系統(tǒng)不穩(wěn)定，這時候，很多有經(jīng)驗的維護員，就會采用關閉、重新開機的方法，結果故障立即排除了，又能夠正常收費了。還有，就是有的時候會發(fā)現(xiàn)，車道欄桿在過車以后偶爾無法降桿，這往往也是欄桿機內部的控制模塊工作紊亂導致，此時，也只要對其進行重新復位，就能夠很快恢復正常。

1.3對比法

對比法通俗講就是將兩樣相同的東西放在一起進行比較從而發(fā)現(xiàn)問題并除排問題的方法。人們在日常處理各種事物時經(jīng)常自覺或不自覺地才使用了這個方法。當您發(fā)現(xiàn)一個未知事件時，如何采用對比方法，關鍵是在尋找相同或相似的東西，要尋找的東西也可以是回憶。在系統(tǒng)維修過程中，這是一個較常用的方法，如：你與某車道收費員正在對話時突然燥聲很大了，你可能立即去換個車道試聽一下情況是否一樣，然后，你會對該設備故障下個結論。這要求大家要善于運用這個方法。你能發(fā)現(xiàn)設備故障，也就是你使用了對比法的結果，不然你也發(fā)現(xiàn)不了問題。但是，在排除故障時，使用對比法要特別注意設備在系統(tǒng)使用中的參數(shù)設置，排除因參數(shù)設置不正確引起的設備故障。

1.4替換法

在發(fā)生故障之后，如果采用上述的各種方法仍舊無法排除，那么可以初步確定某個工作元件發(fā)生故障，需要更換。如何準確、快速的找到故障點，就很需要用到下面提到的替換法。替換法，顧名思義就是利用同類型（甚至同型號）的元器件對產(chǎn)生懷疑的部件進行更換的，來確定故障點的方法。在更換了某個部件以后，如果系統(tǒng)恢復正常，那么可以確定故障點就是這個元件，對癥下藥，很快就能排除故障。因此，替換法在平時的維護工作中，是十分有效和常用的。

2設備管理措施與方法

2.1.建立設備管理制度

因為設備管理的技術含量比較高,所以要不進要明確管理的崗位職責,還應完善工作制度,以及規(guī)范的操作流程,要盡可能的進行細化。與設備管理相關的一些工作制度有:故障維修與故障報告,設備管理與設備維護的保養(yǎng),搶修車輛的管理與工具儀表的管理,設備倉庫與設備條件的管理,工具儀表與備品備件的等級備案以及編號,設備的技術檔案管理與設備的保費管理,設備安全與應急處理等工作制度。

2.2完善設備技術檔案

1)建設檔案:主要是包括建設過程的招標文件、設計資料、施工圖紙、竣工資料、建設總結等內容,它可按照四大系統(tǒng)(收費、通信、監(jiān)控、供配電)進行分類存檔,便于管理過程中進行查詢、檢索,尤其是設計方案與施工圖紙是機電系統(tǒng)進行后期改造、維護、升級的重要依據(jù),管理人員可依據(jù)這些資料、圖紙輕松找到系統(tǒng)的線路、熟悉它的路由,從而減小施工難度、避免破壞其它基礎設施。

2)管理檔案:主要內容包括機電設備的編號、數(shù)據(jù)庫、卡和帳表,設備的購置計劃、報廢資料、各類說明書、操作手冊,以及所有其它高速公路機電系統(tǒng)先進技術的發(fā)展動態(tài)的資料。

3)維修檔案:主要包括各個系統(tǒng)的工作計劃、維護報告、維修記錄(故障時間、故障現(xiàn)象、故障診斷等),根據(jù)這些資料可整理出系統(tǒng)的維護手冊,避免因人員變動或主觀思想改變而影響系統(tǒng)的正常運行。

4)庫房檔案:主要是備件耗材的統(tǒng)計分析工作。根據(jù)維護、維修記錄,按每月、每季度、每半年、每年為單位做出相應的分析報告,為備品備件的購買提供理論依據(jù),便于合理的調配資金、節(jié)約成本。

2.3加強設備管理，確保設備安全運轉

高速公路隧道的緊急逃生通道（人通）、緊急車輛通道（汽通）、火災手動報警器和消防設施、緊急通訊廣播系統(tǒng)、照明系統(tǒng)等設施，一旦發(fā)生故障都將嚴重影響隧道安全。如：供配電故障導致隧道停電，將影響隧道通行安全。汽通門橫向尺寸較大，僅依靠卷簾門兩側導軌支撐固定，而隧道內車流量大時晃動很大，時間長后導軌損壞致卷簾門無法正常使用，容易導致隧道內二次事故。消防設施故障會導致消防器材無法正常，一旦有車輛發(fā)生火災，消防設施又不能及時投入使用，那后果將不堪設想。

要切實加強機電設備管理，針對一些經(jīng)常損壞的設備應加強備品備件的管理，提高故障修復率；做好日常機電設施巡查工作，檢查高速公路機電系統(tǒng)（強電）設備運行有無明顯噪聲，檢查設備外殼的接地或接零保護是否可靠和符合要求，熔體是否完好，有無燒傷痕跡，規(guī)格、容量是否符合要求和裝接是否牢固。設備運行時，電流、電壓值是否正常，變壓器溫度是否有升高，輸出回路有哪幾路投入運行，UPS有沒恒溫環(huán)境，是否投入運行。高、低位水池蓄水量是否充足，隧道內水壓力表指示情況是否正常。 另外，我們還應定期做發(fā)電機試運行，一般是半個月試運行一次，每次運行時間安排在十五分鐘左右，在高速公路機電系統(tǒng)（強電）發(fā)電機試運行前應切斷發(fā)電機輸出端，使用手動直接啟動方式的發(fā)電機空載啟動。因為如果帶負載運行，那啟動電流勢必會很大，所以發(fā)電機試運行期間一般是不帶負載試驗。定期檢查發(fā)電機的溫度、蓄電池電量、柴油、機油的變化，對不滿足要求的情況要及時調整，防止“帶病”工作。

2.4改善設備運行環(huán)境，延長設備使用壽命

1）根據(jù)實際情況對一些重要設備機柜采取加裝溫濕度控制儀、放置干燥劑等措施。在配電房內加裝帶定時器的排風扇，設定排風的開、閉時間，在夏天進行有效降溫。我們一般時間設置是上午6點鐘開啟、中午11點關閉，中午12點開啟、下午五點關閉，防止因設備過熱而燒毀電機；

2）對于重要設備進行有效密封，如UPS機柜、照明、風機等控制柜、進出線電纜溝封堵等，加強日常檢查及除塵工作，保證設備的清潔工作環(huán)境，定期做好維護保養(yǎng)工作，延長設備使用壽命；

3）通過對一些線路管道采用防火泥封堵，對于孔洞較大部分，采用防火泥配合防火板進行封堵，在配電房門口加裝小動物檔板，做好防火及防蟲、鼠等工作，在排風扇和窗戶外層加裝孔隙細密的不銹鋼網(wǎng)罩，防止飛蛾、螢蟲等飛進配電房。

篇8

【關鍵詞】高速數(shù)字電路 設計技術 計算機

在微電子技術飛速發(fā)展中，高速電子電路器件不斷被應用，在現(xiàn)階段的電子設計領域中，高速數(shù)字電路設計已經(jīng)被廣泛應用。高速數(shù)字電子電路設計是一門處在不斷發(fā)展與進步中的學科，目前有很多理論尚處于研究與發(fā)展中。在我國，現(xiàn)階段的高速數(shù)字電路設計在一定程度上取得了一些成績，但是大部分都是偏于理論方面的，對于實踐操作方面還有一定的欠缺。所以，從高速電路設計的角度來看，了解和掌握高速數(shù)字電路設計方法對于實踐工程的指導工作有著非常直接的作用。

1 什么是高速數(shù)字電路

高速數(shù)字電路的概念：是一種由高速變化信號在電路中所產(chǎn)生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數(shù)系統(tǒng)和分布參數(shù)系統(tǒng)兩個部分組成。其中，集中參數(shù)系統(tǒng)對低速數(shù)字電路設計進行了簡化處理，使其始終處于一種較為理想的狀態(tài)，所以集中參數(shù)系統(tǒng)不適用于高速數(shù)字電路技術，而是在低速數(shù)字電路設計中得到了廣泛的應用；分布參數(shù)系統(tǒng)則比較適合用于高速數(shù)字電路設計中。分布參數(shù)系統(tǒng)的概念與實際運行情況比較接近，其通常認為信號時間與其所處的位置對信號的特性有著決定性作用，所以元器件間的線路長度會對信號特性產(chǎn)生影響，另外，線路中的信號進行傳輸時需要一定的延遲。

2 影響高速數(shù)字電路設計技術的問題

高速數(shù)字電路設計成功與否取決于信號的質量，也就是信號完整性的保持，若是無法保持信號完整性，那么就會出現(xiàn)信號失真的現(xiàn)象，影響正確數(shù)據(jù)、地址以及控制信號的生成，進而導致系統(tǒng)工作出現(xiàn)錯誤，嚴重的甚至會導致系統(tǒng)崩潰。對信號質量產(chǎn)生影響的因素非常多，但是，對信號完整性產(chǎn)生影響的因素主要有以下三點：

系統(tǒng)中處于信號傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號完整性的主要原因；信號線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導致信號間的電磁耦合增大，以至于無法對其進行忽略處理，進而造成信號間的串擾情況越加嚴重；處于芯片內的大量電路輸出同時動作的過程中，因為寄生于電源平面間電感和電阻的影響，就會出現(xiàn)較大的瞬態(tài)電流，進而對電源線和地線上的電壓產(chǎn)生影響，使其發(fā)生波動和變化。

總而言之，對電路進行合理的設計，減小或是消除上述因素對信號完整性的影響，促進高速數(shù)字信號質量的提高，已經(jīng)成為現(xiàn)階段所有高速數(shù)字電路設計所需要解決的主要問題。

3 高速數(shù)字電路設計技術的具體研究

3.1 設計高速數(shù)字電路信號完整性

針對高速數(shù)字電路信號完整性的設計主要包括兩個方面內容：第一個是研究不同信號在電路信號網(wǎng)中所產(chǎn)生的干擾，第二個是研究不同電路信號網(wǎng)傳輸信號的干擾，簡單來說，也就是研究反射和干擾的問題。由于電路中不相匹配的阻抗因素等影響，反射問題在低速數(shù)字電路設計中并不存在。數(shù)字電路網(wǎng)在理想狀態(tài)下的不同阻抗是相等并相互匹配的，位于數(shù)字電路傳輸線上的阻抗處于連續(xù)的狀態(tài)，因此反射現(xiàn)象不會出現(xiàn)在線路的電流和電壓中。進行設計數(shù)字電路時，阻抗過大或是過小都會導致電路傳播的波形產(chǎn)生干擾現(xiàn)象，進而對信號完整性造成影響。高速數(shù)字電路設計難以使電路與臨界阻抗的狀態(tài)相符合，因此保持系統(tǒng)處于過阻抗狀態(tài)是一個較為合適的方法。

設計高速數(shù)字電路時首先要考慮的就是感性串擾等問題。根據(jù)信號基本理論得出，電流在電路中是處于循環(huán)流動的狀態(tài)，這一方面往往會被數(shù)字電路設計工作人員所忽視。信號的回路和路徑構成了電流環(huán)路，電感在電路中隨著電流環(huán)路的增大而變大，而環(huán)路中的電流也會隨著其中的電磁場變化而發(fā)生改變。盡可能的對電流環(huán)路進行減小處理，對感性串擾起到了降低的作用，在設計高速數(shù)字電路中，主要可以通過兩個方法來進行，即對線路距離進行增加和對電流環(huán)路面積進行減小的處理，以此來提高高速數(shù)字電路信號的完整性。

3.2 設計高速數(shù)字電路電源

設計高速數(shù)字電路需要應用大量的低電壓元器件，其對電源的穩(wěn)定性造成了一定的影響，這也是設計數(shù)字電路所要考慮的一個主要因素。電源完整性指的是電源在系統(tǒng)運行中的波動情況，也就是電源的波形質量。在高速數(shù)字電路設計中能夠對電源穩(wěn)定性造成影響有：由處于高速開關狀態(tài)下線路器件所產(chǎn)生的過大的瞬間電流，以及數(shù)字電路中過多的電感所導致的變大的信號回路阻抗。

高速數(shù)字電路設計的理想狀態(tài)是其電源系統(tǒng)中不存在阻抗，由于整個信號回路不存在阻抗的耗損問題，可以使電源系統(tǒng)中各個點的電位保持恒定。但是，在實際中并不存在這種狀態(tài)，電源分配系統(tǒng)往往會產(chǎn)生嚴重的干擾噪聲，進而對整個電路的正常運行造成影響。在進行高速數(shù)字電路設計時，要充分考慮到電源的電感和電阻因素，對其進行降低處理。現(xiàn)階段在電路系統(tǒng)中大多都是采用大面積的銅質材料，這遠遠不能滿足高速電路設計的標準和要求，因此在設計的過程中還要對其它影響因素進行綜合的考慮，其中將去耦電容運用到電路中就是一個非常簡單有效的方法。

4 結語

綜上所述，電子設計正在朝著速度快、密度高的方向發(fā)展和進步，在這種狀態(tài)下的電子系統(tǒng)，為了能夠對高速數(shù)字電路設計問題進行有效合理的解決，對高速數(shù)字電路設計方法和手段進行創(chuàng)新和改進是勢在必行的。不斷促進高速數(shù)字電路設計方法可行性的提高，為其在現(xiàn)代化技術的發(fā)展進程中不斷進步提供了可靠保障。

參考文獻

[1]李琳琳.高速數(shù)字電路設計中電源完整性分析[J].火控雷達技術，2010（02）.

[2]馮巨標.高速數(shù)字電路電源分配網(wǎng)絡的近場電磁干擾研究[D].哈爾濱工業(yè)大學，2012.

[3]付亞如.淺談高速數(shù)字電路特性與信號完整性設計[J].黑龍江科技信息，2011（04）.

[4]張婧.高速數(shù)字電路信號完整性仿真設計與驗證[D].西安電子科技大學，2013.

篇9

【關鍵詞】物理電學；電路設計；靜電作用

將生活和物理知識鏈接在一起，能提高我們的解題水平，近幾年，高考中這樣的題目逐漸增多，也需要我們給予更多的重視，真正從根本上提高自身的物理素養(yǎng)，更好地學好高中物理。

1物理電學中電路設計要求和方法

1.1物理電學中電路設計的要求

首先，要選擇適宜的元件，在電學實驗題目中，只有保證元件的選取符合標準，才能有效提高電路設計的實效性，確保電源合適的同時，進一步考量相關電路設計結構，從而完善電流值的具體參數(shù)。并且，要有效選擇電流表和電壓表等，尤其是對其量程進行分析，保證設計精確性的同時，要適宜自身設計的電路。其次，要了解相關元件的設計意圖和使用方法，只有保證元件使用規(guī)則貼合設計要求，才能完善電路實驗結果。最后，結合具體參數(shù)繪制電路，尤其是對特殊電路，確保設計結構符合常規(guī)，相關元件都能在電路中發(fā)揮作用，從而保證設計的有效性以及電路運行的通暢性。

1.2物理電學中電路設計的方法

在具體的設計方法建立過程中，我們要秉持完整的設計思路開始試驗操作，無論是在設計過程中選擇了何種理論知識以及實驗器材，都要滿足具體的設計理念，確保設計目標的合理性和有效性。需要注意的是，由于機械存在誤差，因此，要對其進行全面調節(jié)，并且選取最適宜電路的機械，減少誤差對其產(chǎn)生不良的影響，一定程度上提高試驗的實際價值。除此之外，設計元件的選擇也要對其可操作性予以判斷和分析，著重考量安全性。針對一些設計思路較為復雜的電路，安全性最為關鍵，若是元件選取不當就會造成電路短路或者是斷路問題。在具體的設計中，設計方案也要符合實際設計要求，不同的設計方案會產(chǎn)生差異化設計效果，因此，要針對實驗目的、實驗器材、實驗要求等進行細化處理，整合相關數(shù)據(jù)后繪制有效的電路圖。值得一提的是，在電路設計方案中，要對具體要求進行細化。（1）電流表內接還是外接，會直接影響電路設計結構，對具體求值也會產(chǎn)生影響。（2）滑動變阻器是分壓式還是限流式，會對整個電路的電阻情況產(chǎn)生影響。（3）電路整個結構是伏安法測量還是半偏法測量。只有對相關參數(shù)進行系統(tǒng)化分析，選取有效的方法，才能提高電路設計的實際水平，確保電路能正常運行。另外，為了提高實驗的有效性，在電路設計方面盡量簡化，保證相關實驗能有序開展。

2物理電學中靜電應用

在高中物理學習中，電學知識十分關鍵，也是高考中的常見考點，其中，電路設計試驗貫穿了整個高中物理，無論是解題還是應用其構建答題框架，都成為了困擾我們很多人的難題，由于其本身較為抽象，需要我們結合題目中的相關因素進行深度分析。靜電作用是高中物理選修課程，涉及的內容主要包括靜電平衡等問題，要想將靜電作用和電路設計結合在一起，就要對兩者的關系有明確的認知。在達到靜電平衡的情況下，導體內部不存在電荷，內部電場為零，相應的電荷會集中分布在導體表面。針對這個性質，在電路設計方面，就要保證相關參數(shù)和實際情況符合標準，且能借助有效的電荷處理和抵消方式，從根本上提高電路設計的安全性和有效性。電路設計過程要保證相關元件的靜電平衡，從而一定程度上提高設計效果，為后續(xù)操作和求解相關參數(shù)提供保障。

3例題

題目中已知條件為小燈泡的伏安特性曲線，小燈泡的規(guī)格是2.5伏特/0.3安培，借助3伏特的干電池以及滑動變阻器對其進行供電，實驗要求小燈泡的兩端電壓要從零坐標開始調節(jié)。結合題目中的相關要求，電路設計只能是按照分壓接法，需要注意的是滑動變阻器阻值的選取，要有效考慮題目中的相關問題，從而保證電路設計結構能按照有效操作標準有序進行。結合題目，若是要想燈泡正常發(fā)光，電阻數(shù)值要控制在12.5歐姆左右，因此，要在實驗室中選擇5歐姆或者是10歐姆的滑動變阻器。在總結相關參數(shù)后，要按照標準化流程有效設計電路結構，完善設計思路和實際方法，從教材中對相關參數(shù)予以分析后，利用我們已經(jīng)掌握的物理知識和實驗原理提出更加有效的設計方案，確保設計結構的有效性。另外，無論是電路連接方式還是相關測試的注意事項，都要在實驗過程中有效總結，從而保證實驗的完整性和實效性?？偠灾?，在高中物理電學學習過程中，電路設計和靜電作用的結合就是理論和實踐的結合，我們不能將物理知識和實際生活割裂開，只有養(yǎng)成良好的物理分析思路，才能更好地應對高考物理中的實際問題，提升答題效率和質量。

參考文獻

[1]齊慶會.高考物理實驗題中電路設計與連接問題的解析[J].山東教育學院學報,2014,16(04):92-94,96.

[2]張躍軍,汪鵬君,李剛等.基于信號傳輸理論的Glitch物理不可克隆函數(shù)電路設計[J].電子與信息學報,2016,38(09):2391-2396.

篇10

【關鍵詞】EDA技術;QuartusⅡ;電子設計;VHDL

1.引言

集成電路設計不斷向超大規(guī)模、低功率、超高速方向發(fā)展，其核心技術是基于EDA技術的現(xiàn)代電子設計技術。EDA（Electronic Design Automation，電子設計自動化）技術，以集成電路設計為目標，以可編程邏輯器件（如CPLD、FPGA）為載體，以硬件描述語言（VHDL、VerilogHDL）為設計語言，以EDA軟件工具為開發(fā)環(huán)境，利用強大計算機技術來輔助人們自動完成邏輯化和仿真測試，直到既定的電子產(chǎn)品的設計完成。其融合了，大規(guī)模集成電路制造技術、計算機技術、智能化技術，可以進行電子電路設計、仿真，PCB設計，CPLD/FPGA設計等。簡言之，EDA技術可概括為在開發(fā)軟件（本文用QuartusⅡ）環(huán)境里，用硬件描述語言對電路進行描述，然后經(jīng)過編譯、仿真、修改環(huán)節(jié)后，最終下載到設計載體（CPLD、FPGA）中，從而完成電路設計的新技術。

以EDA技術為核心的現(xiàn)代電子設計方法和傳統(tǒng)的電子設計方法相比有很大的優(yōu)點，兩種設計方法的流程如下圖：

圖1 傳統(tǒng)電子設計流程圖

圖2 基于EDA的現(xiàn)代電子設計流程圖

比較兩種設計方法，基于EDA技術的現(xiàn)在電子設計方法采用自上而下的設計方法，系統(tǒng)設計的早期便可進行逐層仿真和修改，借助計算機平臺，降低了電路設計和測試的難度，極大程度地縮短了電子產(chǎn)品的設計周期、節(jié)約了電子產(chǎn)品的設計成本。DEA技術極大的促進了現(xiàn)代電子技術的發(fā)展，已成為現(xiàn)代電子技術的核心。

2.QuartusⅡ軟件開發(fā)環(huán)境介紹

QuartusⅡ軟件是Alter公司開發(fā)的綜合性EDA工具軟件，提供了強大的電子設計功能，充分發(fā)揮了FPGA、CPLD和結構化ASIC的效率和性能，包含自有的綜合器及仿真器，支持原理圖、VHDL、VerilogHDL等多種設計輸入，把設計、布局布線和驗證功能以及第三方EDA工具無縫的集成在一起。QuartusⅡ與Alter公司的上一代設計工具MAX+plusⅡ具有一定的相似性，和繼承性。使熟悉MAX+plusⅡ開發(fā)環(huán)境的設計人員可以快速熟練應用。相比之下，QuartusⅡ軟件功能更為強大、設計電路更為便捷，支持的器件更多。增強了自動化程度，縮短了編譯時間，提升了調試效率。從而縮短了電子產(chǎn)品的設計周期。利用QuartusⅡ軟件進行電子電路設計流程如圖3所示。

圖3 QuartusⅡ設計流程圖

3.在QuartusⅡ環(huán)境下的EDA方法設計實例

下面本文在QuartusⅡ環(huán)境下，以下降沿D觸發(fā)器的設計為例來說明基于EDA技術的現(xiàn)代電子設計方法（本文以QuartusⅡ9.0為例）。

3.1 在計算機上安裝QuartusⅡ9.0版本軟件

QuartusⅡ9.0對計算機硬件配置要求不高，現(xiàn)階段的主流配置完全可以滿足其要求。QuartusⅡ9.0安裝過程很簡單，按照提示操作即可。

3.2 D觸發(fā)器功能分析

從D觸發(fā)器真值表可以看出，當時鐘信號clk不論是高電平還是低電平，其輸出q的狀態(tài)都保持不變，當時鐘信號clk由高電平變?yōu)榈碗娖綍r，輸出信號q和輸入信號d的狀態(tài)相同。

表1 D觸發(fā)器真值表

輸入d 時鐘clk 輸出q

× 0 不變

× 1 不變

0 下降沿 0

1 下降沿 1

3.3 D觸發(fā)器的VHDL描述設計

下面給出D觸發(fā)器的VHDL描述：

library ieee;

use ieee.std_logic_1164.all;

entity dff1 is

port（d，clk：in std_logic;

q：out std_logic）;

end dff1;

architecture bhv of dff1 is

begin

process（clk）

begin

if clk='1' then

q<=d;

end if;

end process;

end bhv;

上面程序在QuartusⅡ9.0環(huán)境下，經(jīng)保存后進行編譯，然后可進行波形仿真。

3.4 設計仿真

VHDL描述程序編譯后，建立矢量波形文件，之后可以進行波形仿真，得到如下波形仿真圖（如圖4所示）：

圖4 D觸發(fā)器仿真波形圖

此仿真波形符合D觸發(fā)器真值表，說明電路設計正確。如果波形仿真不符合真值表，說明電路設計有問題，此時可以回到3.3步驟修改VHDL描述程序，直至仿真結果正確為止。

波形仿真正確后，可得出相應的邏輯電路圖，D觸發(fā)器電路圖（如圖5所示）如下：

圖5 D觸發(fā)器邏輯電路圖

3.5 配置下載測試

整個電路設計、編譯仿真無誤后，按照FPGA開發(fā)板說明書進行引腳鎖定，重新進行編譯后，然后通過下載電纜線，將產(chǎn)生的sof文件下載至FPGA中，對電路進行測試、驗證，完成電路的最終設計。

4.結束語

本文以QuartusⅡ開發(fā)環(huán)境下的實際電路設計為例，介紹了基于EDA技術的現(xiàn)代電子設計方法。通過設計過程可知，DEA技術在現(xiàn)代電子電路設計中的重要性。在電子技術飛速發(fā)展的信息時代，EDA技術也在不斷發(fā)展。電子產(chǎn)品設計者有必要熟練掌握硬件描述語言、可編程邏輯器件以及各種主流軟件開發(fā)環(huán)境，這樣才可以在最短的時間內完成高質量的電子產(chǎn)品設計任務。

參考文獻

[1]閻石.數(shù)字電子技術基礎[M].北京：高等教育出版社（第五版），2006.

[2]劉江海.EDA技術[M].武漢：華中科技大學出版社，2009.