高速數(shù)據(jù)采集設(shè)計方案研究論文
時間:2022-09-04 10:39:00
導(dǎo)語:高速數(shù)據(jù)采集設(shè)計方案研究論文一文來源于網(wǎng)友上傳,不代表本站觀點,若需要原創(chuàng)文章可咨詢客服老師,歡迎參考。
隨著計算機(jī)技術(shù)的迅速發(fā)展,對外部總線速度的要求越來越高。通用串行總線(UniversalSerialBus,即USB總線)憑借其即插即用、熱插拔以及較高的傳輸速率等優(yōu)點,成為PC機(jī)與外設(shè)連接的普遍標(biāo)準(zhǔn)。在許多便攜式電腦上,已經(jīng)找不到RS-232接口。迄今為止,常用的USB總線標(biāo)準(zhǔn)有1998年的USBl.1版本和2000年的USB2.0版本。其中1.1版本支持兩種傳輸速率:1.5Mbps和12Mbps,主要應(yīng)用在低速傳輸要求的場合;而2.0版本面向高數(shù)據(jù)率傳輸?shù)膱龊?,支?80Mbps的傳輸速度,并向下完全兼容USBl.1協(xié)議。在實際應(yīng)用中,通常會遇到一些突發(fā)信號,需要對其進(jìn)行高速采集,對數(shù)據(jù)進(jìn)行高速傳輸,所以USB2.0標(biāo)準(zhǔn)自然成為首選。以Cypress公司的EZ-USBFX2系列中的CY7C68013芯片作為核心控制器,設(shè)計開發(fā)了一套符合USB2.0標(biāo)準(zhǔn)的高速同步數(shù)據(jù)采集器。
1CY7C68013芯片
Cypress公司的EZ-USBFX2系列中的CY7C68013,是目前市面上比較少的符合USB2.0標(biāo)準(zhǔn)的USB控制器之一。與其它同類芯片相比,它提供了4KB的FIFO和一個功能十分強(qiáng)大的GPIF(GeneralProgrammableInterface)模塊。后者相當(dāng)于一個可編程狀態(tài)機(jī),正是由于它的存在,使得CY7C68013比其它同類芯片具有強(qiáng)大的互聯(lián)能力。CY7C68013芯片的結(jié)構(gòu),其主要特點如下:
·CY7C68013內(nèi)部集成了一個增強(qiáng)型的51內(nèi)核,其指令集與標(biāo)準(zhǔn)的8051兼容,并且在多方面有所改進(jìn)。例如:最高工作頻率可達(dá)48MHz,一個指令周期為4個時鐘周期,兩個UART接口,三個定時計數(shù)器,一個I2C接口引擎等。
·CY7C68013提供了一個串行接口引擎(SIE),負(fù)責(zé)完成大部分USB2.0協(xié)議的處理工作,從而大大減輕了USB協(xié)議處理的工作量,并且提供了4KB的FIFO保證數(shù)據(jù)高速傳輸?shù)男枰?/p>
·為了滿足與各種不同類型外設(shè)的互聯(lián)需要,芯片中集成了一個GPIF模塊,讓用戶可以按照外設(shè)的時序進(jìn)行波形編輯,而不需要復(fù)雜的程序描述,就可以保證GPIF與內(nèi)部.FIFO的協(xié)調(diào)工作,實現(xiàn)芯片與高速外圍設(shè)備之間的邏輯連接和高速數(shù)據(jù)傳輸。這對于開發(fā)者來說是相當(dāng)友好的。筆者就是利用這一特性,實現(xiàn)數(shù)據(jù)的高速同步采集及傳輸。
2同步高速數(shù)據(jù)采集芯片AD7862
2.1AD7862的結(jié)構(gòu)
AD7862是AD公司推出的高速、低功耗、雙極性12位的A/D轉(zhuǎn)換芯片,其中包含了兩個獨立的快速ADC模塊(允許同時采樣和轉(zhuǎn)換兩路信號)、4路模擬輸入信號(VAl、VA2、VBl、VB2)、2.5V的內(nèi)部電壓基準(zhǔn)以及一個12位的高速并行接口。芯片正常運行時功耗只有60mW,當(dāng)使用節(jié)電方式時,只有50μW,對于自帶電源的USB設(shè)備這種低功耗無疑是一種優(yōu)點。該芯片的內(nèi)部結(jié)構(gòu)如圖2所示。每個ADC都有一個兩通道的多路選擇器,芯片通過地址信號A0分別選通VAl、VA2或VBl、VB2,當(dāng)一個CONVST信號到來時,同時轉(zhuǎn)換地址A0選中的兩路信號。
2.2AD7862的控制時序
AD7862的控制時序如圖3所示。在USB2.0同步高速數(shù)據(jù)采集器中,利用GPIF實現(xiàn)圖3所示的時序控制。其中CONVST是轉(zhuǎn)換開始啟動信號,下降沿觸發(fā)兩路ADC開始裝換;BUSY信號在CONVST信號觸發(fā)后;變成并保持為高電子狀態(tài),直到兩路ADC轉(zhuǎn)換完畢,才又回到低電平;地址A0用于對兩路模擬信號的選擇,CS信號和RD信號分別是芯片使能信號以及讀允許信號。兩者第一次同為低電平時,讀出第一組ADC轉(zhuǎn)換的數(shù)據(jù);在第二次為高電平時,讀出第二組ADC轉(zhuǎn)換的數(shù)據(jù)。