導(dǎo)語：電路設(shè)計管理論文一文來源于網(wǎng)友上傳，不代表本站觀點(diǎn)，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要

隨著大規(guī)模集成電路技術(shù)和計算機(jī)技術(shù)的不斷發(fā)展，在涉及通信、國防、航天、醫(yī)學(xué)、工業(yè)自動化、計算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計工作中EDA技術(shù)的含量正以驚人的速度上升；電子類的高新技術(shù)項目的開發(fā)也逾益依賴于EDA技術(shù)的應(yīng)用。即使是普通的電子產(chǎn)品的開發(fā)EDA技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破從而使產(chǎn)品的開發(fā)周期大為收縮、性能價格比大幅提高。不言而喻EDA技術(shù)將迅速成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。

100Hz頻率計數(shù)器的主要功能是在一定時間內(nèi)對頻率的計算。在數(shù)字系統(tǒng)中，計數(shù)器可以統(tǒng)計輸入脈沖的個數(shù)，實現(xiàn)計時、計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖和序列脈沖。而本篇論文主要介紹了頻率計數(shù)器的實現(xiàn):系統(tǒng)以MAX+PULSLLII為開發(fā)環(huán)境，通過VHDL語言作為硬件描述語言實現(xiàn)對電路結(jié)構(gòu)的描述。在VHDL語言中采用了一系列的語句,例如:if語句、case語句、loop語句等。這些語句對程序中的輸入輸出端口進(jìn)行了解釋,并給出實現(xiàn)代碼和仿真波形。相關(guān)的一些關(guān)鍵詞：100Hz；分頻；計數(shù)；MAX+PULSLLII；VHDL；編譯；仿真等。

前言

VHDL是超高速集成電路硬件描述語言（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage）的縮寫在美國國防部的支持下于1985年正式推出是目前標(biāo)準(zhǔn)化程度最高的硬件描述語言。IEEE（TheInstituteofElectricalandElectronicsEngineers）于1987年將VHDL采納為IEEE1076標(biāo)準(zhǔn)。它經(jīng)過十幾年的發(fā)展、應(yīng)用和完善以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計結(jié)構(gòu)、靈活的語言表達(dá)風(fēng)格和多層次的仿真測試手段在電子設(shè)計領(lǐng)域受到了普遍的認(rèn)同和廣泛的接受成為現(xiàn)代EDA領(lǐng)域的首選硬件描述語言。目前流行的EDA工具軟件全部支持VHDL它在EDA領(lǐng)域的學(xué)術(shù)交流、電子設(shè)計的存檔、專用集成電路（ASIC）設(shè)計等方面擔(dān)任著不可缺少的角色。

數(shù)字頻率計是數(shù)字電路中的一個典型應(yīng)用，實際的硬件設(shè)計用到的器件較多，連線比較復(fù)雜，而且會產(chǎn)生比較大的延時，造成測量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以EDA工具作為開發(fā)手段，運(yùn)用VHDL語言。將使整個系統(tǒng)大大簡化。提高整體的性能和可靠性。

本文用VHDL在CPLD器件上實現(xiàn)一種2b數(shù)字頻率計測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進(jìn)行測量。具有體積小、可靠性高、功耗低的特點(diǎn)。

目錄

摘要………………………………………………………………………1

前言……………………………………………………………………2

目錄……………………………………………………………………3

第一章設(shè)計目的………………………………………………………5

1.1設(shè)計要求……………………………………………………5

1.2設(shè)計意義……………………………………………………5

第二章設(shè)計方案………………………………………………………6

第三章產(chǎn)生子模塊……………………………………………………7

3.1分頻模塊……………………………………………………7

3.2分頻模塊源代碼………………………………………………8

3.3仿真及波形圖…………………………………………………9

第四章計數(shù)模塊………………………………………………………9

4.1．計數(shù)模塊分析…………………………………………………9

4.2．計數(shù)模塊源代碼………………………………………………10

4.3計數(shù)模塊的仿真及波形圖……………………………………12

第五章顯示模塊……………………………………………………12

5.1七段數(shù)碼管的描述……………………………………………13

5.2八進(jìn)制計數(shù)器count8的描述…………………………………14

5.3七段顯示譯碼電路的描述……………………………………15

5.4計數(shù)位選擇電路的描述………………………………………16

5.5總體功能描述……………………………………………18

5.6顯示模塊的仿真及波形圖………………………………19

第六章頂層文件…………………………………………………20

6.1頂層文件設(shè)計源程序…………………………………………20

6.2頂層文件的仿真及波形圖………………………………………21

結(jié)語…………………………………………………………22

參考文獻(xiàn)……………………………………………………23

致謝…………………………………………………………24

附件…………………………………………………………25

第一章設(shè)計目的

1.1設(shè)計要求

a.獲得穩(wěn)定100Hz頻率

b.用數(shù)碼管的顯示

c.用VHDL寫出設(shè)計整個程序

1.2設(shè)計意義

a.進(jìn)一步學(xué)習(xí)VHDL硬件描述語言的編程方法和步驟。

b.運(yùn)用VHDL硬件描述語言實現(xiàn)對電子元器件的功能控制

c.熟悉并掌握元件例化語句的使用方法

d.熟悉數(shù)字式頻率的基本工作原理。

e.熟悉數(shù)字頻率計中計數(shù)顯示設(shè)計

f.熟悉掌握MAX+PLUSⅡ軟件的基本使用方法。