導語：如何才能寫好一篇集成電路設計原理，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：集成電路工藝原理；教學內容；教學方法

作者簡介：湯乃云（1976-），女，江蘇鹽城人，上海電力學院電子科學與技術系，副教授。（上海?200090）

基金項目：本文系上海自然科學基金（B10ZR1412400）、上海市科技創(chuàng)新行動計劃地方院校能力建設項目（10110502200）資助的研究成果。

中圖分類號：G642.0?????文獻標識碼：A?????文章編號：1007-0079（2012）29-0046-01

微電子產業(yè)的快速發(fā)展急需大量的高質量集成電路人才。優(yōu)秀的集成電路設計工程師需要具備一定工藝基礎，集成電路工藝設計和操作人員更需要熟悉工藝原理及技術，以便獲得性能優(yōu)越、良率高的集成電路芯片。因此“集成電路工藝原理”是微電子專業(yè)、電子科學與技術專業(yè)和其他相關專業(yè)一門重要的專業(yè)課程，其主要內容是介紹VLSI制造的主要工藝方法與原理，培養(yǎng)學生掌握半導體關鍵工藝方法及其原理，熟悉集成電路芯片制作的工藝流程，并具有一定工藝設計及分析、解決工藝問題的能力。課程的實踐性、技術性很強，需要大量的實踐課程作為補充。但是超大規(guī)模集成電路的制造設備價格昂貴，環(huán)境條件要求苛刻，運轉與維護費用很大，國內僅有幾所大學擁有供科研、教學用的集成電路工藝線或工藝試驗線，很多高校開設的實驗課程僅為最基本的半導體平面工藝實驗，僅可以實現(xiàn)氧化、擴散、光刻和淀積等單步工藝，而部分學校僅能開設工藝原理理論課程。所以，如何在理論教學的模式下，理論聯(lián)系實踐、提高教學質量，通過課程建設和教學改革，改善集成電路工藝原理課程的教學效果是必要的。如何利用多種可能的方法開展工藝實驗的教學、加強對本專業(yè)學生科學實驗能力和實際工作能力以及專業(yè)素質的培養(yǎng)、提高微電子工藝課程的教學質量，是教師所面臨的緊迫問題。

一、循序漸進，有增有減，科學安排教學內容

1.選擇優(yōu)秀教材

集成電路的復雜性一直以指數(shù)增長的速度不斷增加，同時國內的集成電路工藝技術與發(fā)達國家和地區(qū)差距較大，故首先考慮選用引進的優(yōu)秀國外教材。本課程首選教材是國外電子與通信教材系列中美國James D.Plummer著的《硅超大規(guī)模集成電路工藝技術—理論、實踐與模型》中文翻譯本。這本教材的內容豐富、全面介紹了集成電路制造過程中的各工藝步驟；同時技術先進，該書包含了集成電路工藝中一些前沿技術，如用于亞0.125μm工藝的最新技術、淺槽隔離以及雙大馬士革等工藝。另外，該書與其他硅集成電路工藝技術的教科書相比，具有顯著的兩個優(yōu)點：其一是在書中第一章就介紹了一個完整的工藝過程。在教學過程中，一開始就對整個芯片的全部制造過程進行全面的介紹，有且與學生正確建立有關后續(xù)章節(jié)中將要討論的各個不同的特定工藝步驟之間的相互聯(lián)系；其二是貫穿全書的從實際工藝中提取的“活性”成分及工藝設計模擬實例。這些模擬實例有助于清楚地顯示如氧化層的生長過程、摻雜劑的濃度分布情況或薄膜淀積的厚度等工藝參數(shù)隨著時間推進的發(fā)展變化，有助于學生真正認識和理解各種不同工藝步驟之間極其復雜的相互作用和影響。同時通過對這些模擬工具的學習和使用，有助于理論聯(lián)系實際，提高實踐教學效果。因而本教材是一本全面、先進和可讀性強的專業(yè)書籍。

2.科學安排教學內容

如前所述，本課程的目的是使學生掌握半導體芯片制造的工藝和基本原理，并具有一定的工藝設計和分析能力。本課程僅32學時，而教材分11章，共602頁，所以課堂授課內容需要精心選擇。一方面，選擇性地使用教材內容。對非關鍵工藝，如第1章的半導體器件，如PN二極管、雙極型晶體管等知識已經在前續(xù)基礎課程“半導體物理2”和“半導體器件3”中詳細介紹，所以在課堂上不進行講授。另一方面，合理安排教材內容的講授次序。教材在講授晶片清洗后即進入光刻內容，考慮工藝流程的順序進行教學更有利于學生理解，沒有按照教條的章節(jié)順序，教學內容改變?yōu)榘凑涨逑?、氧化、擴散、離子注入、光刻、薄膜淀積、刻蝕、后端工藝、工藝集成等順序進行。

另一方面，關注集成電路工藝的最新進展，及時將目前先進、主流的工藝技術融入課程教學中，如在課堂教學中介紹INTEL公司即將投產的采用了22nm工藝的代號為“Ivy Bridge”的處理器等。同時，積極邀請企業(yè)工程師或專家開展專題報告，將課程教學和行業(yè)工藝技術緊密結合，提高學生的積極性及主動性，提高教學效果。

3.引導自主學習

半導體產業(yè)正飛速發(fā)展，需要隨時跟蹤集成電路制造工藝的發(fā)展動態(tài)、技術前沿以及遇到的挑戰(zhàn)，給學生布置若干集成電路工藝發(fā)展前沿與技術動態(tài)相關的專題，讓學生自行查閱、整理資料，每一專題選派同學在課堂上給大家講解。例如，在第一章講解集成電路工藝發(fā)展歷史時，要求同學前往國際半導體產業(yè)規(guī)劃網站，閱讀最新年份的國際半導體技術發(fā)展路線圖，完成如最小特征指標、工作電壓等相關技術指數(shù)的整理并作圖說明發(fā)展趨勢等。這樣一方面激發(fā)了學生的求知欲，另一方面培養(yǎng)學生自我學習提高專業(yè)知識的能力。

二、豐富教學手段，進行多樣化、形象化教學

篇2

關鍵詞：集成電路設計；版圖；CMOS

作者簡介：毛劍波（1970-），男，江蘇句容人，合肥工業(yè)大學電子科學與應用物理學院，副教授；汪濤（1981-），男，河南商城人，合肥工業(yè)大學電子科學與應用物理學院，講師。（安徽?合肥?230009）

基金項目：本文系安徽省高校教研項目（項目編號：20100115）、省級特色專業(yè)項目（項目編號：20100062）的研究成果。

中圖分類號：G642?????文獻標識碼：A?????文章編號：1007-0079（2012）23-0052-02

集成電路（Integrated Circuit）產業(yè)是典型的知識密集型、技術密集型、資本密集和人才密集型的高科技產業(yè)，是關系國民經濟和社會發(fā)展全局的基礎性、先導性和戰(zhàn)略性產業(yè)，是新一代信息技術產業(yè)發(fā)展的核心和關鍵，對其他產業(yè)的發(fā)展具有巨大的支撐作用。經過30多年的發(fā)展，我國集成電路產業(yè)已初步形成了設計、芯片制造和封測三業(yè)并舉的發(fā)展格局，產業(yè)鏈基本形成。但與國際先進水平相比，我國集成電路產業(yè)還存在發(fā)展基礎較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強、應用開發(fā)水平急待提高、產業(yè)鏈有待完善等問題。在集成電路產業(yè)中，集成電路設計是整個產業(yè)的龍頭和靈魂。而我國集成電路設計產業(yè)的發(fā)展遠滯后于計算機與通信產業(yè)，集成電路設計人才嚴重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設計人才，是當前集成電路產業(yè)發(fā)展中一個亟待解決的問題，也是高校微電子等相關專業(yè)改革和發(fā)展的機遇和挑戰(zhàn)。[1-4]

一、集成電路版圖設計軟件平臺

為了滿足新形勢下集成電路人才培養(yǎng)和科學研究的需要，合肥工業(yè)大學（以下簡稱“我?！保?005年起借助于大學計劃，和美國Mentor Graphics公司、Xilinx公司、Altera公司、華大電子等公司合作建立了EDA實驗室，配備了ModelSim、IC Station、Calibre、Xilinx ISE、Quartus II、九天Zeni設計系統(tǒng)等EDA軟件。我校相繼開設了與集成電路設計密切相關的本科課程，如集成電路設計基礎、模擬集成電路設計、集成電路版圖設計與驗證、超大規(guī)模集成電路設計、ASIC設計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關課程之間相互銜接，關鍵內容不遺漏，突出集成電路設計能力的培養(yǎng)，通過對課程內容的精選、重組和充實，結合實驗教學環(huán)節(jié)的開展，構成了系統(tǒng)的集成電路設計教學過程。[5，6]

集成電路設計從實現(xiàn)方法上可以分為三種：全定制（full custom）、半定制（Semi-custom）和基于FPGA/CPLD可編程器件設計。全定制集成電路設計，特別是其后端的版圖設計，涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業(yè)的辦學重要特色和人才培養(yǎng)重點方向，目的是給本科專業(yè)學生打下堅實的設計理論基礎。

在集成電路版圖設計的教學中，采用的是中電華大電子設計公司設計開發(fā)的九天EDA軟件系統(tǒng)（Zeni EDA System），這是中國唯一的具有自主知識產權的EDA工具軟件。該軟件與國際上流行的EDA系統(tǒng)兼容，支持百萬門級的集成電路設計規(guī)模，可進行國際通用的標準數(shù)據(jù)格式轉換，它的某些功能如版圖編輯、驗證等已經與國際產品相當甚至更優(yōu)，已經在商業(yè)化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發(fā)揮了強大的功能，并成功開發(fā)出了許多實用的集成電路芯片。

九天EDA軟件系統(tǒng)包括ZeniDM（Design Management）設計管理器，ZeniSE（Schematic Editor）原理圖編輯器，ZeniPDT（physical design tool）版圖編輯工具，ZeniVERI（Physical Design Verification Tools）版圖驗證工具，ZeniHDRC（Hierarchical Design Rules Check）層次版圖設計規(guī)則檢查工具，ZeniPE（Parasitic Parameter Extraction）寄生參數(shù)提取工具，ZeniSI（Signal Integrity）信號完整性分析工具等幾個主要模塊，實現(xiàn)了從集成電路電路原理圖到版圖的整個設計流程。

二、集成電路版圖設計的教學目標

根據(jù)培養(yǎng)目標結合九天EDA軟件的功能特點，在本科生三年級下半學期開設了為期一周的以九天EDA軟件為工具的集成電路版圖設計課程。

篇3

集成電路作為關系國民經濟和社會發(fā)展全局的基礎性和先導性產業(yè)，是現(xiàn)代電子信息科技的核心技術，是國家綜合實力的重要標志。鑒于我國集成電路市場持續(xù)快速的增長，對集成電路設計領域的人員需求也日益增加。集成電路是知識密集型的高技術產業(yè)，但人才缺失的問題是影響集成電路產業(yè)發(fā)展的主要問題之一。據(jù)統(tǒng)計，2012年我國對集成電路設計人才的需求是30萬人 [1-2]。為加大集成電路專業(yè)人才的培養(yǎng)力度，更好地滿足集成電路產業(yè)的人才需求，2003年教育部實施了“國家集成電路人才培養(yǎng)基地”計劃，同時增設了“集成電路設計和集成系統(tǒng)”的本科專業(yè)，很多高校都相繼開設了相關專業(yè)，大力培養(yǎng)集成電路領域高水平的骨干專業(yè)技術人才[3]。

黑龍江大學的集成電路設計與集成系統(tǒng)專業(yè)自2005年成立以來，從本科教學體系的建立、本科教學內容的制定與實施、師資力量的培養(yǎng)與發(fā)展等方面進行不斷的探索與完善。本文將結合多年集成電路設計與集成系統(tǒng)專業(yè)的本科教學實踐經驗，以及對相關院校集成電路設計專業(yè)本科教學的多方面調研，針對黑龍江大學該專業(yè)的本科教學現(xiàn)狀進行分析和研究探索，以期提高本科教學水平，切實做好本科專業(yè)人才的培養(yǎng)工作。

一、完善課程設置

合理設置課程體系和課程內容，是提高人才培養(yǎng)水平的關鍵。2009年，黑龍江大學集成電路設計與集成系統(tǒng)專業(yè)制定了該專業(yè)的課程體系，經過這幾年教學工作的開展與施行，發(fā)現(xiàn)仍存在一些不足之處，于是在2014年黑龍江大學開展的教學計劃及人才培養(yǎng)方案的修訂工作中進行了再次的改進和完善。

首先，在課程設置與課時安排上進行適當?shù)恼{整。對于部分課程調整其所開設的學期及課時安排，不同課程中內容重疊的章節(jié)或相關性較大的部分可進行適當刪減或融合。如：在原來的課程設置中，“數(shù)字集成電路設計”課程與“CMOS模擬集成電路設計”課程分別設置在教學第六學期和第七學期。由于“數(shù)字集成電路設計”課程中是以門級電路設計為基礎，所以學生在未進行模擬集成電路課程的講授前，對于各種元器件的基本結構、特性、工作原理、基本參數(shù)、工藝和版圖等這些基礎知識都是一知半解，因此對門級電路的整體設計分析難以理解和掌握，會影響學生的學習熱情及教學效果；而若在“數(shù)字集成電路設計”課程中添加入相關知識，與“CMOS模擬集成電路設計”課程中本應有的器件、工藝和版圖的相關內容又會出現(xiàn)重疊。在調整后的課程設置中，先開設了“CMOS模擬集成電路設計”課程，將器件、工藝和版圖的基礎知識首先進行講授，令學生對于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數(shù)字集成電路設計”課程的學習中，對于應用各器件進行電路構建時會更加得心應手，達到較好的教學效果，同時也避免了內容重復講授的問題。此外，這樣的課程設置安排，將有利于本科生在“大學生集成電路設計大賽”的參與和競爭，避免因學期課程的設置問題，導致學生還未深入地接觸學習相關的理論課程及實驗課程，從而出現(xiàn)理論知識儲備不足、實踐操作不熟練等種種情況，致使影響到參賽過程的發(fā)揮。調整課程安排后，本科生通過秋季學期中基礎理論知識的學習以及實踐操作能力的鍛煉，在參與春季大賽時能夠確保擁有足夠的理論知識和實踐經驗，具有較充足的參賽準備，通過團隊合作較好地完成大賽的各項環(huán)節(jié)，贏取良好賽果，為學校、學院及個人爭得榮譽，收獲寶貴的參賽經驗。

其次，適當降低理論課難度，將教學重點放在掌握集成電路設計及分析方法上，而不是讓復雜煩瑣的公式推導削弱了學生的學習興趣，讓學生能夠較好地理解和掌握集成電路設計的方法和流程。

第三，在選擇優(yōu)秀國內外教材進行教學的同時，從科研前沿、新興產品及技術、行業(yè)需求等方面提取教學內容，激發(fā)學生的學習興趣，實時了解前沿動態(tài)，使學生能夠積極主動地學習。

二、變革教學理念與模式

CDIO（構思、設計、實施、運行）理念，是目前國內外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結合課程教學模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突[4]。

在實際教學過程中，結合黑龍江大學集成電路設計與集成系統(tǒng)專業(yè)的“數(shù)?；旌霞呻娐吩O計”課程，基于“逐次逼近型模數(shù)轉換器（SAR ADC）”的課題項目開展教學內容，將各個獨立分散的模擬或數(shù)字電路模塊的設計進行有機串聯(lián)，使之成為具有連貫性的課題實踐內容。在教學周期內，以學生為主體、教師為引導的教學模式，令學生“做中學”，讓學生有目的地將理論切實應用于實踐中，完成“構思、設計、實踐和驗證”的整體流程，使學生系統(tǒng)地掌握集成電路全定制方案的具體實施方法及設計操作流程。同時，通過以小組為單位，進行團隊合作，在組內或組間的相互交流與學習中，相互促進提高，培養(yǎng)學生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學生團隊工作的能力及創(chuàng)新能力，并可以通過對新結構、新想法進行不同程度獎勵加分的形式以激發(fā)學生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實的數(shù)據(jù)報告，鍛煉學生撰寫論文、數(shù)據(jù)整理的能力，為接下來學期中的畢業(yè)設計打下一定的基礎。而對于教師的要求，不僅要有扎實的理論基礎還應具備豐富的實踐經驗，因此青年教師要不斷提高專業(yè)能力和素質?？赏ㄟ^參加研討會、專業(yè)講座、企業(yè)實習、項目合作等途徑分享和學習實踐經驗，同時還應定期邀請校外專家或專業(yè)工程師進行集成電路方面的專業(yè)座談、學術交流、技術培訓等，進行教學及實踐的指導。

三、加強EDA實踐教學

首先，根據(jù)企業(yè)的技術需求，引進目前使用的主流EDA工具軟件，讓學生在就業(yè)前就可以熟練掌握應用，將工程實際和實驗教學緊密聯(lián)系，積累經驗的同時增加學生就業(yè)及繼續(xù)深造的機會，為今后競爭打下良好的基礎。2009―2015年，黑龍江大學先后引進數(shù)字集成電路設計平臺Xilinx和FPGA實驗箱、華大九天開發(fā)的全定制集成電路EDA設計工具Aether以及Synopsys公司的EDA設計工具等，最大可能地滿足在校本科生和研究生的學習和科研。而面對目前學生人數(shù)眾多但實驗教學資源相對不足的情況，如果可以借助黑龍江大學的校園網進行網絡集成電路設計平臺的搭建，實現(xiàn)遠程登錄，則在一定程度上可以滿足學生在課后進行自主學習的需要[5]。

其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實踐教學內容，適當增加實踐課程的學時。如通過運算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設計和仿真分析，令學生掌握數(shù)字、模擬、數(shù)?；旌霞呻娐返脑O計方法及流程，在了解企業(yè)對于數(shù)字、模擬、數(shù)模混合集成電路設計以及版圖設計等崗位要求的基礎上，有針對性地進行模塊課程的學習與實踐操作的鍛煉，使學生對于相關的EDA實踐內容真正融會貫通，為今后就業(yè)做好充足的準備。

第三，根據(jù)集成電路設計本科理論課程的教學內容，以各應用軟件為基礎，結合多媒體的教學方法，選取結合于理論課程內容的實例，制定和編寫相應內容的實驗課件及操作流程手冊，如黑龍江大學的“CMOS模擬集成電路設計”和“數(shù)字集成電路設計”課程，都已制定了比較詳盡的實踐手冊及實驗內容課件；通過網絡平臺，使學生能夠更加方便地分享教學資源并充分利用資源隨時隨地地學習。

四、搭建校企合作平臺

篇4

【關鍵詞】集成電路 理論教學 改革探索

【基金項目】湖南省自然科學基金項目（14JJ6040）;湖南工程學院博士啟動基金。

【中圖分類號】G642.3 【文獻標識碼】A 【文章編號】2095-3089（2015）08-0255-01

隨著科學技術的不斷進步，電子產品向著智能化、小型化和低功耗發(fā)展。集成電路技術的不斷進步，推動著計算機等電子產品的不斷更新?lián)Q代，同時也推動著整個信息產業(yè)的發(fā)展[1]。因此，對集成電路相關人才的需求也日益增加。目前國內不僅僅985、211等重點院校開設了集成電路相關課程，一些普通本科院校也開設了相關課程。課程的教學內容由單純的器件物理轉變?yōu)榘M集成電路、數(shù)字集成電路、集成電路工藝、集成電路封裝與測試等[2]。隨著本科畢業(yè)生就業(yè)壓力的不斷增加，培養(yǎng)應用型、創(chuàng)新型以及可發(fā)展型的本科人才顯得日益重要。然而，從目前我國各普通院校對集成電路的課程設置來看，存在著重傳統(tǒng)輕前沿、不因校施教、不因材施教等問題，進而導致學生對集成電路敬而遠之，退避三舍，學習積極性不高，繼而導致學生的可發(fā)展性不好，不能適應企業(yè)的要求。

本文結合湖南工程學院電氣信息學院電子科學與技術專業(yè)的實際，詳細闡述了本校當前“集成電路原理與應用”課程理論教學中存在的問題，介紹了該課程的教學改革措施，旨在提高本校及各兄弟院校電子科學與技術專業(yè)學生的專業(yè)興趣，培養(yǎng)學生的創(chuàng)新意識。

1.“集成電路原理與應用”課程理論教學存在的主要問題

1.1理論性強，課時較少

對于集成電路來說，在講解之前，學生應該已經學習了以下課程，如：“固體物理”、“半導體物理”、“晶體管原理”等。但是，由于這些課程的理論性較強，公式較多，要求學生的數(shù)學功底要好。這對于數(shù)學不是很好的學生來說，就直接導致了其學習興趣降低。由于目前嵌入式就業(yè)前景比較好，在我們學校，電子科學與技術專業(yè)的學生更喜歡嵌入式方面的相關課程。而集成電路相關企業(yè)更喜歡研究生或者實驗條件更好的985、211高校的畢業(yè)生，使得我校集成電路方向的本科畢業(yè)生找到相關的較好工作比較困難。因此，目前我校電子科學與技術專業(yè)的發(fā)展方向定位為嵌入式，這就導致一些跟集成電路相關的課程，如“微電子工藝”、“晶體管原理”、“半導體物理”等課程都取消掉了，而僅僅保留了“模擬電子技術”和“數(shù)字電子技術”這兩門基礎課程。這對于集成電路課程的講授更增加了難度。“集成電路原理與應用”課程只有56課時，理論課46課時，實驗課10課時。只講授教材上的內容，沒有基礎知識的積累，就像空中架房，沒有根基。在教材的基礎上額外再講授基礎知識的話，課時又遠遠不夠。這就導致老師講不透，學生聽不懂，效果很不好。

1.2重傳統(tǒng)知識，輕科技前沿

利用經典案例來進行課程教學是夯實集成電路基礎的有效手段。但是對于集成電路來說，由于其更新?lián)Q代的速度非常快，故在進行教學時，除了采用經典案例來夯實基礎外，還需緊扣產業(yè)的發(fā)展前沿。只有這樣才能保證人才培養(yǎng)不過時，學校培養(yǎng)的學生與社會需求不脫節(jié)。但目前在授課內容上還只是注重傳統(tǒng)知識的講授，對于集成電路的發(fā)展動態(tài)和科技前沿則很少涉及。

1.3不因校施教，因材施教

教材作為教師教和學生學的主要憑借，是教師搞好教書育人的具體依據(jù)，是學生獲得知識的重要工具。然而，我校目前“集成電路原理與應用”課程采用的教材還沒有選定。如：2012年采用葉以正、來逢昌編寫，清華大學出版社出版的《集成電路設計》;2013年采用畢查德?拉扎維編寫，西安交通大學出版社出版的《模擬CMOS集成電路設計》;2014年采用余寧梅、楊媛、潘銀松編著，科學出版社出版的《半導體集成電路》。教材一直不固定的原因是還沒有找到適合我校電子科學與技術專業(yè)學生實際情況的教材，這就導致教師不能因校施教、因材施教。

2.“集成電路原理與應用”課程理論教學改革

2.1選優(yōu)選新課程內容，夯實基礎

由于我校電子科學與技術專業(yè)的學生，沒有開設“半導體物理”、“晶體管原理”、“微電子工藝”等相關基礎課程，因此理想的、適用于我校學生實際的教材應該包括半導體器件原理、模擬集成電路設計、雙極型數(shù)字集成電路設計、CMOS數(shù)字集成電路設計、集成電路的設計方法、集成電路的制作工藝、集成電路的版圖設計等內容，如表1所示。因此，在教學實踐中，本著“基礎、夠用”的原則，采取選優(yōu)選新的思路，盡量選擇適合我校專業(yè)實際的教材。目前，使用筆者編寫的適合于我校學生實際的理論教學講義，理順了理論教學，實現(xiàn)了因校施教，因材施教。

表1 “集成電路原理與應用”課程教學內容

2.2提取科技前沿作為教學內容，激發(fā)專業(yè)興趣

為了提高學生的專業(yè)興趣，讓他們了解“集成電路原理與應用”課程的價值所在，在授課的過程中穿插介紹集成電路設計的前沿動態(tài)。如：從IEEE國際固體電路會議的論文集中提取模塊、電路、仿真、工藝等最新的內容，并將這些內容按照門類進行分類和總結，穿插至傳統(tǒng)的理論知識講授中，讓學生及時了解當前集成電路設計的核心問題。這樣不但可以激發(fā)學生的好奇心和學習興趣，還可以提高學生的創(chuàng)新能力。

2.3開展雙語教學互動，提高綜合能力

目前，我國的集成電路產業(yè)相對于國外來說，還存在著相當?shù)牟罹唷Ｒ_展雙語教學的原因有三：一是集成電路課程的一些基本專業(yè)術語都是由英文翻譯過來的;二是集成電路的研究前沿都是以英文發(fā)表在期刊上的;三是世界上主流的EDA軟件供應商都集中在歐美國家，軟件的操作語言與使用說明書都是英文的。因此，集成電路課程對學生的英語能力要求很高，在課堂上適當開展雙語教學互動，無論是對于學生繼續(xù)深造，還是就業(yè)都是非常必要的。

3.結語

集成電路自二十世紀五十年代被提出以來，經歷了小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模、甚大規(guī)模，目前已經進入到了片上系統(tǒng)階段。雖然集成電路的發(fā)展日新月異，但目前集成電路相關人才的學校培養(yǎng)與社會需求存在很大的差距。因此，對集成電路相關課程的教學改革刻不容緩?；诖?，本文從“集成電路原理與應用”課程理論教學出發(fā)，詳細闡述了“集成電路原理與應用”課程教學所存在的主要問題，并有針對性的提出了該課程教學內容和教學方法的改革措施，這對培養(yǎng)應用型、創(chuàng)新型的集成電路相關專業(yè)的本科畢業(yè)生具有積極的指導意義。

參考文獻：

篇5

【關鍵詞】電子信息科學與技術微電子課程體系建設教學改革

【基金項目】大連海事大學教改項目：電子信息科學與技術專業(yè)工程人才培養(yǎng)實踐教學改革（項目編號：2016Z03）；大連海事大學教改項目：面向2017級培養(yǎng)方案的《微電子技術基礎》課程教學體系研究與設計（項目編號：2016Y21）。

【中圖分類號】G42 【文獻標識碼】A【文章編號】2095-3089（2018）01-0228-02

1.開設《微電子技術基礎》的意義

目前，高速發(fā)展的集成電路技術產業(yè)使集成電路設計人才成為最搶手的人才，掌握微電子技術是IC設計人才的重要基本技能之一。本文希望通過對《微電子技術基礎》課程教學體系的研究與設計，能夠提高學生對集成電路制作工藝的認識，提高從事微電子行業(yè)的興趣，拓寬知識面和就業(yè)渠道，從而培養(yǎng)更多的微電子發(fā)展的綜合人才，促進我國微電子產業(yè)的規(guī)模和科學技術水平的提高。

2.目前學科存在的問題

目前電子信息科學與技術專業(yè)的集成電路方向開設的課程已有低頻電子線路、數(shù)字邏輯與系統(tǒng)設計、單片機原理、集成電路設計原理等。雖然課程開設種類較多，但課程體系不夠完善。由于現(xiàn)在學科重心在電路設計上，缺少對于器件的微觀結構、材料特性講解[1]，導致學生在后續(xù)課程學習中不能夠完全理解。比如MOS管，雖然學生們學過其基本特性，但在實踐中發(fā)現(xiàn)他們對N溝道和P溝道的工作原理知之甚少。

近來學校正在進行本科學生培養(yǎng)的綜合改革，在制定集成電路方向課程體系時，課題組成員對部分學校的相關專業(yè)展開調研。我們發(fā)現(xiàn)大部分擁有電子信息類專業(yè)的高校都開設了微電子課程。譬如華中科技大學設置了固體電子學基礎、微電子器件與IC設計、微電子工藝學以及電子材料物理等課程。[2]又如電子科技大學設置了固體物理、微電子技術學科前沿、半導體光電器件以及高級微電子技術等課程。[3]因此學科課題組決定在面向2017級電子信息科學與技術專業(yè)課程培養(yǎng)方案中，集成電路設計方向在原有的《集成電路設計原理》、《集成電路設計應用》基礎上，新增設《微電子技術基礎》課程。本課程希望學生通過掌握微電子技術的原理、工藝和設計方法，為后續(xù)深入學習集成電路設計和工程開發(fā)打下基礎。

3.微電子課程設置

出于對整體課程體系的考慮，微電子課程總學時為32學時。課程呈現(xiàn)了微電子技術的基本概論、半導體器件的物理基礎、集成電路的制造工藝及封裝測試等內容。[4]如表1所示，為課程的教學大綱。

微電子技術的基本概論是本課程的入門。通過第一章節(jié)的學習，學生對本課程有初步的認識。

構成集成電路的核心是半導體器件，理解半導體器件的基本原理是理解集成電路特性的重要基礎。為此，第二章重點介紹當代集成電路中的主要半導體器件，包括PN結、雙極型晶體管、結型場效應晶體管（JFET）等器件的工作原理與特性。要求學生掌握基本的微電子器件設計創(chuàng)新方法，具備分析微電子器件性能和利用半導體物理學等基本原理解決問題的能力。

第三章介紹硅平面工藝的基本原理、工藝方法，同時簡要介紹微電子技術不斷發(fā)展對工藝技術提出的新要求。內容部分以集成電路發(fā)展的順序展開，向學生展示各種技術的優(yōu)點和局限，以此來培養(yǎng)學生不斷學習和適應發(fā)展的能力。

第四章圍繞芯片單片制造工藝以外的技術展開，涵蓋著工藝集成技術、封裝與測試以及集成電路工藝設計流程，使學生對微電子工藝的全貌有所了解。

4.教學模式

目前大部分高校的微電子課程仍沿用傳統(tǒng)落后的教學模式，即以教師灌輸理論知識，學生被動學習為主。這種模式在一定程度上限制了學生主動思考和自覺實踐的能力，降低學習興趣，與本課程授課的初衷相違背。[5]為避免上述問題，本文從以下幾個方面闡述了《微電子技術基礎》課程的教學模式。

教學內容：本課程理論知識點多數(shù)都難以理解且枯燥乏味，僅靠書本教學學生會十分吃力。因此，我們制作多媒體課件來輔助教學，將知識點采用動畫的形式來展現(xiàn)。例如可通過動畫了解PN結內電子的運動情況、PN結的摻雜工藝以及其制造技術。同時課件中補充了工藝集成與分裝測試這部分內容，加強課堂學習與實際生產、科研的聯(lián)系，便于學生掌握集成電路工藝設計流程。

教學形式：課內理論教學+課外拓展。

1）課內教學：理論講解仍需教師向學生講述基本原理，但是在理解運用方面采用啟發(fā)式教學，課堂上增加教師提問并提供學生上臺演示的機會，達到師生互動的目的。依托學校BBS平臺，初步建立課程的教學課件講義、課后習題及思考題和課外拓展資料的體系，以方便學生進行課后的鞏固與深度學習。此外，利用微信或QQ群，在線上定期進行答疑，并反饋課堂學習的效果，利于老師不斷調整教學方法和課程進度。還可充分利用微信公眾號，譬如在課前預習指南，幫助學生做好課堂準備工作。

2）課外拓展：本課程目標是培養(yǎng)具有電子信息科學與技術學科理論基礎，且有能力將理論付諸實踐的高素質人才。平時學生很難直接觀察到半導體器件、集成電路的模型及它們的封裝制造流程，因此課題組計劃在課余時間組織同學參觀實驗室或當?shù)氐南嚓P企業(yè)，使教學過程更為直觀，加深學生對制造工藝的理解。此外，教師需要充分利用現(xiàn)有的資源（譬如與課程有關的科研項目），鼓勵學生參與和探究。

考核方式：一般來說，傳統(tǒng)的微電子課程考核強調教學結果的評價，而本課程組希望考核結果更具有前瞻性和全面性，故需要增加教學進度中的考核。課題組決定采用期末筆試考核與平時課堂表現(xiàn)相結合的方式，期末筆試成績由學生在期末考試中所得的卷面成績按照一定比例折合而成，平時成績考評方式有隨堂小測、課后習題、小組作業(yè)等。這幾種方式將考核過程融入教學，能有效地協(xié)助老師對學生的學習態(tài)度、學習狀況以及學習能力做出準確評定。

5.結語

篇6

關鍵詞：集成電路版圖CAD；實踐教學；課程實驗；課程設計

Research on practice teaching mode of computer aided design of IC layout course

Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei

Nantong University， Nantong， 226019， China

Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.

Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum

目前，高速發(fā)展的集成電路產業(yè)使IC設計人才炙手可熱，而集成電路版圖CAD技術是IC設計人才必須具備的重要技能之一。集成電路版圖CAD課程是我校電子科學與技術專業(yè)和集成電路設計與集成系統(tǒng)專業(yè)重要的專業(yè)主干課，開設在大三第二學期，并列入我校第一批重點課程建設項目。本課程的實踐教學是教學活動的重要組成部分，它是對理論教學的驗證、補充和拓展，具有較強的直觀性和操作性，旨在培養(yǎng)學生的實踐動手能力、組織管理能力、創(chuàng)新能力和服務社會能力。結合幾年來的教學實踐，筆者從本課程實驗、課程設計、課外科技競賽等實踐環(huán)節(jié)的設計工具、教學內容設計、教學方法和教學手段、師資隊伍建設以及考核管理等方面進行總結。探討本課程實踐教學模式可加強學生應用理論知識解決實際問題的能力，提升就業(yè)競爭力，對他們成為IC設計人才具有十分重要的意義。

1 版圖設計工具

集成電路CAD技術貫穿于集成電路整個產業(yè)鏈（設計、制造、封裝和測試），集成電路版圖設計環(huán)節(jié)同樣離不開CAD工具支持。目前業(yè)內主流版圖設計工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京華大九天公司的Aether等。這些版圖設計工具的使用流程大同小異，但在自動化程度、驗證規(guī)模、驗證速度等方面有所差異，在售價方面，國外版圖設計工具貴得驚人，不過近年來這些公司相繼推出大學銷售計劃，降低了版圖設計工具的價格。高校選擇哪種版圖設計工具進行教學，則視條件而定。我校電子信息學院有2個省級實驗教學示范中心和1個省部共建實驗室，利用這些經費，我們購買了部分業(yè)內一流的EDA工具進行教學和科研。目前，我校版圖設計工具有北京華大九天公司的Aether和Springsoft公司的Laker_L3。

2 兩種相輔相成的實驗教學模式

我校集成電路版圖CAD課程共48學時（理論講授24學時、實驗24學時），實驗環(huán)節(jié)是本課程教學的重要部分，在有限的實驗教學時間內既要完成教學內容，又要培養(yǎng)學生創(chuàng)新能力，需要對實驗教學模式進行改革和創(chuàng)新。本課程實驗教學的目的與要求：與理論教學相銜接，熟練使用版圖設計工具，學會基本元器件、基本數(shù)字門電路、基本模擬單元的版圖設計，為本課程后續(xù)的課程設計環(huán)節(jié)做準備。緊緊圍繞“一個規(guī)則（版圖幾何設計規(guī)則）、兩個流程（版圖編輯流程和驗證流程）、四個問題”這條主線設計實驗內容[1，2]。要解決的4個問題分別是：（1）版圖設計前需要做哪些準備工作？（2）如何理解一個元器件（晶體管、電阻、電容、電感）的版圖含義[3，4]？（3）如何修改版圖中的幾何設計規(guī)則檢查錯誤？（4）如何修改版圖和電路圖一致性錯誤？表1為本課程實驗內容、對應學時及對應知識點。筆者設計了兩種相輔相成的實驗教學模式：系統(tǒng)化實驗教學模式和實例化實驗教學模式。系統(tǒng)化實驗教學從有系統(tǒng)的、完整的角度出發(fā)設計了實驗教學內容，如設計實驗3（數(shù)字基本門電路版圖閱讀）時，安排了5學時，采用3種版圖閱讀方式：讀現(xiàn)有版圖庫中的單元電路版圖、顯微鏡下讀版圖和讀已解剖的芯片版圖照片。針對同一內容，采用不同形式，彼此類比，加深印象，既有實物，又有動手操作，增強了直觀性和感性認識。又如設計實驗5（模擬單元MOS差分對管版圖設計）時，安排了5學時，從器件匹配的重要性入手，給出MOS差分對管的電路圖，講解具體器件的形狀、方向、連接對匹配的影響，特別是工藝過程引入器件的失配和誤差，對MOS差分對管的3種版圖分布形式（管子方向不對稱形式、垂直對稱水平柵極形式、垂直對稱垂直柵極形式）進行逐一分析，指出支路電流大小對金屬線的寬度要求，對較大尺寸的對管，采用“同心布局”結構。實例化實驗教學先提出目標實例，圍繞該實例，設計具體步驟，教師先示范，學生再模仿，如設計實驗7（集成無源器件版圖設計）時，由于集成電阻、電容和電感種類很多，不能面面俱到，要求只對多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件進行版圖分析和設計。課堂實驗的內容和課時是有限的，為此我們設置了課外實驗項目，感興趣的學生選取一些實驗項目自己完成，指導教師定期檢查。學院開放了EDA實驗中心（2007年該中心被遴選為省級實驗教學示范中心建設點，2009年12月通過省級驗收），學生對本課程很感興趣，課外使用EDA實驗室進行自主實驗相當踴躍。通過上述的實驗教學方法，特別是課外實驗項目的訓練，學生分析問題、解決問題的能力和科研素養(yǎng)得到了提高。

表1 課程實驗內容、對應學時及對應知識點

表1（續(xù)）

4 基于0.6μmCMOS工藝的數(shù)字門電路版圖設計 5 理解上華華潤0.6 μm硅柵CMOS幾何設計規(guī)則；學會CMOS反相器、傳輸門、與非、或非等基本門電路版圖設計；DRC檢查。

5 基于0.6 μmCMOS工藝的MOS差分對管版圖設計 4 MOS差分對管版圖設計，包括匹配原則、同心布局等，DRC檢查。

6 版圖電路圖一致性檢查 3 掌握LVS流程、LVS錯誤修改。

7 集成無源器件版圖設計 3 多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件版圖設計。

3 改革課程設計環(huán)節(jié)

課程設計是本課程培養(yǎng)學生工程應用能力的綜合性實踐教學環(huán)節(jié)，時間2周，集中指導，提前1個月發(fā)給學生任務書和指導書，每個班配備2名指導教師，注重過程控制。筆者在教學內容、考核等方面進行了改革和創(chuàng)新：在教學內容設計上，給出了必做題和選做題，在選做題中要求每位學生完成數(shù)字電路版圖1題和模擬電路版圖1題，具體題目由抽簽決定，做到1人1題，避免學生抄襲?？己顺煽冇烧n程設計成果（占50%）、小論文（占30%）、答辯（占20%）三方面綜合給出。以往的課程設計報告改為撰寫科技小論文，包括中英文題目、中英文摘要及關鍵詞、引言、電路原理與分析、版圖設計過程、分析與討論、結束語和參考文獻，讓學生學習如何撰寫科技論文。精選優(yōu)質小論文放在本課程網上學習資料庫里，供學生相互傳閱和學習。課程設計答辯具體要求參照畢業(yè)設計（論文）答辯要求，包括準備PPT講稿、講解5分鐘、指導教師點評等過程，每位學生至少需要10分鐘時間。學生對課程設計答辯反映相當好，鍛煉了語言組織和口頭表達能力，而且相互間可以直接交流和學習。我們還挑選課程設計成績優(yōu)秀的學生參加校內集成電路版圖設計大賽。雖然課程設計的改革和實踐需要教師付出很多精力和時間，但我們無怨無悔，學生的認可和進步是我們最大的收獲。

4 精心指導學生參加課外科技競賽

目前我校學生參加的集成電路版圖設計競賽有校級版圖設計大賽以及行業(yè)協(xié)會和企業(yè)組織的版圖設計競賽等。由校教務處主辦，電子信息學院承辦的南通大學版圖設計大賽是校級三大電子設計競賽之一，每年8月底舉行，邀請集成電路設計公司一線設計人員和半導體協(xié)會專業(yè)人士擔任評委，增加了競賽的專業(yè)性和公正性，目前已經舉辦了6屆，反響不錯。從校級版圖設計大賽獲獎者中挑選一部分學生參加行業(yè)協(xié)會和企業(yè)組織的版圖設計競賽，如蘇州半導體協(xié)會主辦的集成電路版圖設計技能競賽、北京華大九天公司主辦的“華大九天杯”集成電路設計大賽，其中“華大九天杯”集成電路設計大賽將挑選優(yōu)秀獲獎學生參加華潤上華的免費流片，學生經歷從電路設計、版圖設計及驗證、流片到測試各個環(huán)節(jié)，提高了綜合訓練能力。

5 加強師資隊伍建設

要提高課程實踐環(huán)節(jié)的教學質量，關鍵是指導教師要思想素質好，專業(yè)理論知識強，科研水平高，因此我們著力建立一支年齡結構、職稱合理的實踐教學隊伍。目前很多年輕教師是從校園走向校園，畢業(yè)后直接上崗指導學習實踐，缺少工程實踐經歷和經驗。為了提高教師自身的業(yè)務水平，加強對年輕教師的培養(yǎng)，近十年來，我院每年暑假舉行集成電路CAD技術實踐培訓班，由經驗豐富的教學、科研一線教師主講；不定期地邀請一流IC設計公司一線設計人員來院開設講座；同時挑選年輕骨干教師到一流IC設計公司學習和實踐，時間至少半年以上；現(xiàn)已聘請IC設計公司一線設計人員6人為兼職教師，指導課程設計和畢業(yè)設計。集成電路CAD技術日新月異，課程實踐環(huán)節(jié)師資隊伍建設必須與時俱進。

6 結束語

我校電子科學與技術專業(yè)、集成電路設計與集成系統(tǒng)專業(yè)2012年被評為省重點建設專業(yè)，也是江蘇省首批培養(yǎng)卓越工程師的專業(yè)。集成電路版圖設計是這兩個專業(yè)卓越工程師培養(yǎng)計劃的重要內容之一，總結和探討集成電路版圖CAD課程實踐教學意義重大，今后我們要繼續(xù)推進該課程實踐環(huán)節(jié)的建設與改革，不斷探索，為我國集成電路設計人才的培養(yǎng)而努力奮斗。

參考文獻

[1] 施敏，孫玲，景為平.淺談“集成電路版圖CAD”課程建設[J].中國集成電路，2007（12）：59-62.

[2] 施敏，徐晨.基于九天EDA系統(tǒng)的集成電路版圖設計[J].南通工學院學報：自然科學版，2004，3（4）：101-103.

篇7

關鍵詞：模擬集成電路；自適應加權；多目標優(yōu)化；Pareto最優(yōu)前沿

中圖分類號：TM352 文獻標識碼：A 文章編號：2095-1302（2016）10-00-02

0 引 言

一直以來，人們都想實現(xiàn)模擬集成電路設計的自動化，但考慮到模擬集成電路性能指標多，各性能指標間互相影響等因素，使得模擬集成電路的自動化進程遠遠落后于數(shù)字集成電路，模擬集成電路已經成為制約集成電路發(fā)展的瓶頸。隨著技術的發(fā)展，片上系統(tǒng)將模擬集成電路與數(shù)字集成電路整合到一塊芯片上。但人們對模擬集成電路的自動化研究卻從未中斷過，同時也取得了一些成果，其中基于優(yōu)化的設計方法因適用范圍廣而受到了人們的青睞。

基于優(yōu)化的設計方法將模擬集成電路的設計看作是多目標優(yōu)化問題，電路設計時的性能指標如增益、帶寬、相位裕度等就是多目標優(yōu)化的目標函數(shù)。通過多目標優(yōu)化算法求解出電路目標空間的Pareto前沿，該前沿就是電路各種性能指標折衷后的最優(yōu)前沿，允許電路設計者從一組相互沖突的設計指標中做出最佳選擇。

基于優(yōu)化的設計方法的核心是多目標優(yōu)化算法，解決多目標優(yōu)化問題的常用算法是加權和算法[1]，該算法容易理解、操作簡單，但是該算法不能求出Pareto前沿上位于凹區(qū)間內的解，而當權值均勻分布時，Pareto前沿上凸區(qū)間內的解分布不均勻[2]。本文采用了自適應加權和算法，該算法在加權和算法的基礎上改進而來，克服了加權和算法的上述缺點。

1 自適應加權和算法原理

自適應加權和算法[3]的權值系數(shù)沒有預先確定，而是通過所要求解問題的Pareto前沿曲線獲得。首先用傳統(tǒng)加權和算法產生一組起始解，然后在目標空間確定需要細化的區(qū)域。將待細化區(qū)域看作可行域并且對該區(qū)域施加不等式約束條件，最后用傳統(tǒng)加權和方法對這些需要細化的子區(qū)域進行優(yōu)化。當Pareto前沿上的所有子區(qū)域長度達到預定值時，優(yōu)化工作完成。

圖1所示的自適應加權算法與傳統(tǒng)加權和算法進行了對比，說明了自適應加權和算法的基本概念。真正的Pareto前沿用實線表示，通過多目標優(yōu)化算法獲得的解用黑圓點表示。在該例中，整個Pareto前沿由相對平坦的凸區(qū)域和明顯凹的區(qū)域組成。解決這類問題的典型方法就是加權和算法，該算法可以描述成如下形式：

上式中描述的是兩個優(yōu)化目標的情形，J1（x）和J2（x）分別為兩個目標函數(shù)，sf1，0（x）和sf2，0（x）分別為對應的歸一化因子，h（x）和g（x）分別為等式約束條件和不等式約束條件。

圖1（a）為采用加權和算法后解的分布，可以看出大部分解都分布在anchor points和inflection point，凹區(qū)間內沒有求出解。該圖反映了加權和算法的兩個典型缺點：

（1）解在Pareto前沿曲線上分布不均勻；

（2）在Pareto前沿曲線為凹區(qū)間的部分不能求出解。

因此盡管加權和算法具有簡單、易操作的優(yōu)點，但上述缺點卻限制了其應用，這些固有缺陷在實際多目標優(yōu)化設計問題中頻繁出現(xiàn)。圖1描述了本文所提出的自適應加權和算法的總體流程以及基本概念。首先根據(jù)加權和算法得到一組起始解，如圖1（a）所示，通過計算目標前沿空間上相鄰解的距離來確定需要進行細化的區(qū)域，如圖1（b）所示，該圖中確定了兩個需要進行細化的區(qū)域。在確定需要進行細化的區(qū)域分別在平行于兩個目標方向上添加額外的約束，如圖1（c）所示，在該圖中向減小方向J1添加的約束為1，J2減小方向添加的約束為2。對細化后添加完約束的區(qū)域用加權和算法優(yōu)化，得出新解，如圖1（d）所示，其中加權和算法求解最優(yōu)解時采用Matlab中的fmincon函數(shù)。從該圖中可看出，細化區(qū)域內產生了新解，Pareto前沿上解的分布較之前更加均勻，且求出了凹區(qū)域內的解，繼續(xù)細化能夠找出更多的解，Pareto前沿上的解也將分布地更加均勻。自適應加權和算法的流程圖如圖2所示。

2 兩級運放設計實例

以一個帶米勒補償?shù)膬杉夁\放[4]為例，說明自適應加權和算法的多目標優(yōu)化設計。兩級運放電路圖如圖3所示。

電路的各項性能指標如表1所列。

電路優(yōu)化過程中采用工作點驅動[5，6]的設計方法，電路的設計變量為電路直流工作點上一組獨立的電壓、電流。電路性能通過方程獲得，但方程中的小信號參數(shù)通過對工藝庫進行模糊邏輯建模[7，8]得到，使得計算速度提高的同時保證了計算精度。兩級運放電路的優(yōu)化結果如圖4所示。

圖為算法迭代五代后的優(yōu)化結果，由圖可以發(fā)現(xiàn)，經過五代的優(yōu)化迭代，求出的最優(yōu)解在Pareto前沿上分布均勻。在同一電路中，單位增益帶寬的增加與擺率的增加都會使功耗增加，而電路功耗降低導致的結果是電路的面積增加，或通過犧牲面積來換取低功耗，犧牲面積換取電路的帶寬增加。這些結果與電路理論相吻合，同時也再次說明了模擬電路設計過程中的折衷以及模擬集成電路設計的復雜性。

3 結 語

自適應加權和算法能求出位于凹區(qū)間內的最優(yōu)解，并且最優(yōu)解分布均勻。本文通過兩級運放電路驗證了算法的優(yōu)化效果，最終得到了滿意的優(yōu)化結果。

參考文獻

[1]陽明盛，羅長童.最優(yōu)化原理、方法及求解軟件[M].北京：科學出版社，2010：92-94.

[2]I.Das， J.E. Dennis. A closer look at drawbacks of minimizing weighte dsums of objectives for Pareto set generation in multicriteria optimization problems [J]. Structral Optimization， 1997（14）：63-69.

[3]I. Y. Kim， O. L. de Weck. Adaptive weighted-summethod forbi-objective optimization：Paretofrontgeneration [J]. Struct Multidisc Optim， 2005（29）：149-158.

[4]Razavi B. Design of analog CMOS integrated circuits [M]. New York： Mc Graw-Hill， 2001.

[5]陳曉，郭裕順.工作點驅動的模擬集成電路優(yōu)化設計[J].杭州電子科技大學學報，35（6）：18-22.

[6]Guerra-Gomez I， McConaghy T， Tlelo-Cuautle E. Operating-point driven formulation for analog computer-aided design [J]. Analog Integrated Circuits and Signal Processing， 2013， 74（2）：345-353.

篇8

關鍵詞:帶隙基準 溫度補償 電源抑制比 正溫度系數(shù)電流

中圖分類號: TN7文獻標識碼:A 文章編號:1007-3973 (2010) 03-070-02

1引言

近年來,隨著CMOS工藝技術的進步,模擬集成電路設計技術得到了飛速發(fā)展。現(xiàn)在受到學術界和工業(yè)界廣泛關注的系統(tǒng)芯片集成(system on chip)、數(shù)?；旌想娐贰⒛M集成電路等對芯片內集成的基準電壓源的要求比以往更高。在諸多電壓基準源中,帶隙式基準源的應用最為廣泛。而在功放等集成電路中由于功率較大,系統(tǒng)的溫度變化也較大,因此過溫保護電路也必不可少。本文設計了帶自啟動和過溫保護電路的帶隙式基準電路,并使用了負反饋的方法使輸出基準電路與電源電壓基本無關,從而提高了電源抑制比。

2帶隙基準原理

帶隙基準是一種幾乎不依賴溫度和電源的基準技術,一般的帶隙基準在0~70℃溫度范圍內有10ppm/℃的溫度系數(shù),圖1所示的是帶隙基準源的原理示意圖。pn結二極管的電壓降為VBE,其溫度系數(shù)在室溫時大約為-2.2mV/K.而熱電壓VT(VT=kT/q)在室溫時的溫度系數(shù)為+0.085mV/K,將VT電壓乘以常數(shù)K并和VBE電壓相加可得輸出電壓為:

(1)

將式(1)對溫度微分并代入VBE和VT的溫度系數(shù)就可求得K,它可以使得VREF的溫度系數(shù)在室溫時理論上為0。由于VBE受電源電壓變化的影響很小,帶隙基準源受電源的影響也很小。本文中T定為溫度參數(shù),單位為K。

圖1帶隙基準電壓產生原理

3傳統(tǒng)的帶隙基準

圖2所示為傳統(tǒng)的帶隙基準的核心電路圖,圖中運算放大器工作在深度負反饋情況下,使A、B兩點的電位相等。選取R2、R3兩電阻的阻值相等,可以得到兩個BJT晶體管支路上的電流相等。Q2的發(fā)射極面積為Q1的n倍,則由雙極型晶體管的電流公式:

(2)

得:

(3)

(4)

電阻R1上的電壓降為:

(5)

這樣:

(6)

適當調整R1,R2,R3的電阻比例可以得到在室溫時溫度系數(shù)為0的輸出電壓Vref。

圖2傳統(tǒng)帶隙基準原理圖

4減小失調電壓的影響

由于輸入MOS管的非對稱性,運算放大器存在有輸入失調電壓,也就是當運放的輸入電壓為零時,其輸出電壓不為零。當運放的輸入電壓為Vos時,我們可以得到基準電壓的輸出如(7)式所示:

(7)

等效的失調電壓Vos在運放的輸入端產生的影響被量化為:

(8)

得出:

(9)

由式(7)可見,如果同相比增大,即可減小失調對輸出基準電壓的影響。如圖3所示為本文高精度CMOS帶隙基準核心電路及其啟動和保護電路,Q1、Q2面積是Q3、Q4的n倍,將Q1和Q2、Q3和Q4串聯(lián),將提高為2,減小運放失調的影響。

圖3高精度CMOS帶隙基準電路

核心電路產生一個和溫度成正比的電流(PTAT電流)為:

(10)

仿真結果為4uA。

經過上方的電流鏡,將PTAT電流鏡像后流過電阻R4,得到一個PTAT電壓,再與VBE5相加后得到輸出電壓Vref:

(11)

取VBE為0.7V,求得Vref=1.25V,由于所使用工藝模型的差異,仿真結果為1.23V。

5過溫保護

過溫保護由鏡像管M16,M17,R7,R8,Q6,上拉電阻R9,以及反相器inv1,inv2組成。

PTAT電流經過鏡像管M13,M16放大10倍后變成40uA從M16管漏端流出。正常情況下電阻R7,R8上的壓降較低,不至于使Q6導通,因此OTout輸出電位為“0”,M17柵極電位為“1”,管子導通,使R8短接,這樣可以降低Q6基極的電位,使其截止。

當溫度上升到大約125℃時,R7上的壓降升高到Q6管BE結開啟電壓以上,Q6導通,輸出OTout為“1”,從OTout輸出的過溫信號送到偏置部分的使能管柵端,用于關斷電路。M17和R8起過溫遲滯作用,當發(fā)生過溫保護時,M17管關斷,Q6基極點位進一步升高,溫度必須降低到82℃左右,過溫保護才被取消,電路進入正常工作狀態(tài)。

帶隙基準的過溫保護遲滯效果如圖4所示。

圖4過溫保護特性

電路采用CSMC 0.35um N阱CMOS工藝模型進行Spectre仿真,得到良好的溫度掃描特性:

圖5帶隙基準的溫度掃描特性

6電源抑制比

一般的帶隙基準都要求較高的電源抑制比,但是如果帶隙基準中的運放采用外加偏置,必然會受到電源電壓紋波的影響,特別是隨著工作頻率的提高,電容耦合使得輸出電壓受到電源電壓的影響更大。因而使得傳統(tǒng)帶隙基準電壓源電路的性能指標的進一步提高受到很大限制。本文中的帶隙基準采用負反饋自偏置電路,不僅簡化了電路,而且利用一個負反饋使輸出偏置電壓受電源電壓的影響更低。本電路考慮這個因素,采用了運放自偏置結構,將運放輸出電壓作為基準核心電路的偏置,形成一個負反饋自偏置環(huán)路,使電源電壓對輸出基準電壓的影響進一步降低,在4V到7V范圍內電源抑制比為0.01V/V,如圖6所示。

圖6帶隙基準的電源電壓掃描特性

7結束語

本文介紹了一種基于0.35um CMOS工藝設計的低溫漂CMOS帶隙基準源,常溫下輸出電壓為1.23V;在-20℃~80℃溫度范圍內,溫漂為10PPM/℃;在4V到7V范圍內電源抑制比為0.01V/V;達到了設計的預期目標。整個電路結構簡單,有一定的實用價值。

參 考文獻:

[1]朱樟明, 楊銀堂, 劉簾曦. 一種高性能CMOS帶隙電壓基準源設計[J]. 半導體學報, 2004, 25 (5): 542-546.

[2]艾倫•PE•霍爾伯格. CMOS模擬集成電路設計[M]. 第二版. 北京:電子工業(yè)出版, 2005:125-130.

[3]陳碧, 羅嵐, 周帥林. 一種低溫漂CMOS帶隙基準電壓源的設計[J]. 電子器件, 2004, 27 (1): 79-82.

篇9

【關鍵詞】卓越工程師 培養(yǎng) 體系

【中圖分類號】G642【文獻標識碼】A【文章編號】1006－9682（2011）02－0020－02

福州大學于1970年開始招收微電子專業(yè)學生，為我省培養(yǎng)出第一批微電子專業(yè)人才，但由于歷史原因，80年代微電子學專業(yè)停辦了。為促進福建省IC產業(yè)的發(fā)展，加速福建省集成電路專業(yè)技術人才的培養(yǎng)，促進閩臺兩岸IC產業(yè)對接和為海峽西岸創(chuàng)新經濟建設提供有力的人才支撐，2007年2月，經教育部批準，福州大學復辦微電子學本科專業(yè)，依托福建省集成電路設計中心的公共服務平臺，建立起集教學、研發(fā)與產業(yè)化功能于一體的國家集成電路人才培養(yǎng)基地。經過這幾年的建設，微電子學專業(yè)實驗室、福建省集成電路重點實驗室等幾個平臺已建立起來，基本可滿足學生、老師學習與研究之用，但微電子的人才還很奇缺，培養(yǎng)的人才與社會的需求還有一定的差距，因此我們根據(jù)教育部“卓越工程師培養(yǎng)計劃”的標準，對微電子學專業(yè)的培養(yǎng)方案進行探索，培養(yǎng)符合社會需求的人才。

作為第一批試點單位，福州大學“卓越工程師培養(yǎng)”采用校企聯(lián)合培養(yǎng)模式，把工程師培養(yǎng)分為校內學習和企業(yè)學習兩個培養(yǎng)階段。本科培養(yǎng)采用“3＋1”培養(yǎng)模式，即前3年在校內學習本科課程，第4年到企業(yè)實踐；碩士培養(yǎng)采用“1.5＋1”培養(yǎng)模式，碩士工程型要求前一年半以校內為主學習碩士課程，后一年到企業(yè)實踐，接受工程設計研發(fā)訓練。

一、卓越工程師培養(yǎng)體系的建設

根據(jù)卓越工程師培養(yǎng)標準，卓越工程師培養(yǎng)體系的建設應包含以下幾個方面：

1．教學計劃建設（理論教學和實踐教學安排）

集成電路設計、集成電路測試與封裝等微電子專業(yè)都是實踐性很強的學科，除了要有厚實的理論基礎外，學生參與實踐顯得非常重要，這與卓越工程師的培養(yǎng)精神相吻合。因此在本科工程培養(yǎng)階段，課程體系要面向工程，強調寬基礎、重實踐、重應用，強調學以致用，教學內容精而管用，可適當削減部分課程學時，同時開設企業(yè)與工程管理、企業(yè)法規(guī)、企業(yè)文化、國內外營銷等與企業(yè)管理密切相關的課程，注重自然科學與人文科學的融合，并開設前沿叉學科課程，拓寬學生知識面。

2．教學模式和考核方式方面

教學模式和考核方式方面改革，課程教學與考核結合工程實際進行，專業(yè)課強調案例教學。通過課堂理論教學、研究性學習和企業(yè)實踐性學習三段式的培養(yǎng)，實現(xiàn)培養(yǎng)模式創(chuàng)新。學生一年時間到企業(yè)頂崗或掛職，接受工程實踐訓練，并結合企業(yè)生產實際完成相關課程與畢業(yè)設計（工程設計）。

3．學生管理方面

學生管理方面實行校內、外雙導師制。在企業(yè)的生產實習、企業(yè)實踐與畢業(yè)設計的教學過程中，采用“雙導師制”，即學生下派企業(yè)的同時，一個企業(yè)指定一名學院內在職教師為指導教師，長期與企業(yè)合作，與企業(yè)導師共同制定課程進度與相關內容等，為學生及時完成學業(yè)奠定基礎。學生到達企業(yè)后，由企業(yè)指派高級技術人員（一般應為總工程師或部門負責人）為固定企業(yè)指導教師。

4．課程建設方面

把構建科學的卓越工程師培養(yǎng)課程體系，與實際的教學實踐有機地結合起來，突出工程實踐和創(chuàng)新能力，打造一批工程教育特色課程，一些面向企業(yè)實踐性強的課程或項目聘請企業(yè)高級工程師授課或學生到企業(yè)通過動手實踐完成，力爭每一屆學生有6門專業(yè)課是由具備5年以上在企業(yè)工作的工程經歷教師主講。

5．師資隊伍建設方面

在每個企業(yè)中遴選出2～3名適合微電子專業(yè)各相關專業(yè)課程教學的高級專業(yè)人才，通過福州大學高等教師專業(yè)培訓，正式聘任為福州大學教師，完成企業(yè)課程的授課任務與承擔企業(yè)導師的工作。此外，學院的教師也應不定期地深入到相關企業(yè)進行調研和科研項目合作，加強校企的實質性深入合作，提高校內教師的工程素質與業(yè)務水平。同時鼓勵中青年教師積極參加、探索新的教學模式和實驗創(chuàng)新機制，逐步形成一支優(yōu)秀教學團隊，以培養(yǎng)一批中青年骨干教師。

二、卓越工程師培養(yǎng)計劃的實施

目前正處于卓越工程師培養(yǎng)啟動階段，部分培養(yǎng)模式可對在校生進行試點，針對目前教學體制更注重學生的理論學習、實踐環(huán)節(jié)明顯不足、學生工程意識淡薄、畢業(yè)后很難讓企業(yè)滿意、學校的教學環(huán)節(jié)與企業(yè)的需求有較大的脫節(jié)等問題，并根據(jù)我省集成電路行業(yè)的發(fā)展狀況和我校的現(xiàn)有條件，適當調整現(xiàn)有課程與課程的教學內容，適應微電子行業(yè)的人才結構需求，力爭與福建省現(xiàn)有微電子企業(yè)聯(lián)合培養(yǎng)集成電路方面的人才，探討IC專業(yè)人才的培養(yǎng)模式與培養(yǎng)方案的創(chuàng)新和研發(fā)，是目前的工作重點。

1．課程體系的改革

深入集成電路的有關企業(yè)調研，了解企業(yè)需求，對2009級《微電子學專業(yè)培養(yǎng)計劃》已做了很大修改，課程設置突出工程實踐和創(chuàng)新能力的培養(yǎng)，培養(yǎng)方案與目標比較接近于企業(yè)的要求。這些變化體現(xiàn)在大多數(shù)理論課程之后都設置了相應的應用課程，比如數(shù)電、模電、C語言、數(shù)字集成電路設計、模擬集成電路設計、微機原理等課程，不僅有相應的課內實驗，還有相應的課程設計，將剛學到的基礎知識賦予實踐，不僅鞏固了基礎知識，加深了理解，而且也培養(yǎng)了學生學以致用的能力。

2．本科第四學年的教學安排

根據(jù)卓越工程師培養(yǎng)方案的要求，第四學年應安排一些實踐性的、研究性的課程，比如畢業(yè)實習、科研實踐、畢業(yè)設計、項目研發(fā)管理等，這些課程可以帶到企業(yè)中完成，可以結合各個企業(yè)的實際情況，做相應的課程研究，使得學生的研究內容來源于實際，使學生的學習與實際接軌。

3．課程建設方面

與實踐相關的課程、教學內容要求直接使用目前行業(yè)流行的三大巨頭軟件，比如SPICE模擬設計與實驗、邏輯設計與FPGA、數(shù)字集成電路CAD、模擬集成電路版圖設計、集成電路制造工藝、集成電路可測性設計等課程的實驗，都要求用目前市面上流行的軟件工具與版本，并且教學內容要求來源于實際工程，逐步形成幾門有特色的課程。

4．師資培養(yǎng)方面，加強現(xiàn)有教師參與企業(yè)項目研發(fā)的力度。

目前6名年青教師承擔了福州福大海矽微電子有限公司的研發(fā)項目，研制的三個芯片已經完成MPW流片，經測試達到了設計技術要求，取得良好的效果；另有多名教師參與了福建省集成電路服務中心的建設與技術服務工作，逐步培養(yǎng)與鍛煉了一批中青年骨干教師，形成了一支優(yōu)秀的教學團隊。

5．企業(yè)師資培養(yǎng)

在企業(yè)中遴選適合微電子各相關專業(yè)課程教學的高級專業(yè)人才，通過福州大學高等教師專業(yè)培訓，正式聘任為福州大學教師，完成企業(yè)課程的授課任務與承擔企業(yè)導師的工作?！都呻娐穼嵙暋氛n程已經在ICC上課，07級的《教授講座》由福州貝萊特集成電路有限公司的老總陳炳來教授承擔。今后，其他相關課程的部分實踐也將在該中心完成。

三、卓越工程師培養(yǎng)過程中存在的難點

1．企業(yè)難以接受學生實習

微電子行業(yè)都有較高的技術要求，企業(yè)一定是靠技術生存，各個單位對保護自己的商業(yè)秘密都非常重視，所以一般都不太愿意接受實習生。他們認為大學生沒有實際工作能力，即使有，短時間內也不能很好地發(fā)揮出來為企業(yè)所用，所以企業(yè)接收大學生實習不僅沒有得到免費的勞動力，而且還要冒著泄露商業(yè)機密的風險、需要付出各種代價，比如，至少必須給實習生安排辦公位置及設備等，另外學生短時間內難以接手相關工作，還要讓老職工去帶，必然影響企業(yè)的進度安排，因此企業(yè)收益和成本相比得不償失?？傊捎谛袠I(yè)的原因，企業(yè)難以接受學生實習，這是微電子學專業(yè)卓越工程師培養(yǎng)實踐過程的最大難點。

2．誠信問題

現(xiàn)在企業(yè)愿意接受學生實習的，大多是希望學生畢業(yè)后能夠到企業(yè)來工作，這樣相當于學生提前一年來企業(yè)實習，企業(yè)可以少培養(yǎng)學生一年，這對于學生、企業(yè)都是一件雙贏的好事。但出現(xiàn)了很多學生畢業(yè)后又不去這個企業(yè)工作，失信于企業(yè)，以至于企業(yè)認為現(xiàn)在的學生誠信差，眼高手低在企業(yè)呆不住，打擊了很多企業(yè)的熱情。

3．學生管理上的難題

學生分散于各個企業(yè)實習，給學生管理帶來了很大的難度，如學生在外地，老師很難經常去檢查學生的情況，如在本地實習，學生大多還會住在學校，則交通問題給學生的安全帶來了隱患，學校存在很大的壓力。

四、卓越工程師培養(yǎng)的出路

1．政府給予參與企業(yè)一定的優(yōu)惠

目前實行本計劃的難點之一在于企業(yè)的參與。建議教育部聯(lián)合國家有關部門共同出臺政策，調動企業(yè)接受學生實踐并共同參與培養(yǎng)學生的積極性，例如給予參與本計劃的企業(yè)在稅收上的減免或經費補貼，或在企業(yè)申報國家有關部門科研立項，技改立項時給予優(yōu)惠。

2．加強學生的誠信建設

如果學生的誠信度可以得到企業(yè)的信任，那么我們可以這樣來分流學生：對于不考研的學生，可以以找工作單位的方式去找實習企業(yè)，與企業(yè)簽定協(xié)議，畢業(yè)后到企業(yè)工作，這樣企業(yè)基本上就會接受這一批學生；至于要參加考研的學生，可以到學校的各個研究室等參與老師的課題研究，或者由一些有實踐經驗的老師各自帶幾個學生做些實用性、綜合性的設計，也可以得到一些工程性的實戰(zhàn)。

3．加強學校自身科研機構的建設，讓更多的學生可以在校參與科研研究。

4．在一些重點企業(yè)設置教育部門，參與學校的實踐教學。

篇10

關鍵詞:功率MOSFET;線性高壓;運算放大器;功率驅動

中圖分類號:TN722.7文獻標識碼:B

文章編號:1004-373X(2010)02-010-02

Design of Linear High Voltage Amplifier Based on Power MOSFET

ZHANG Hao1,WANG Lixin1,LU Jiang1,LIU Su2

(1.The Institute of Microelectronics,Chinese Academiy of Sciences,Beijing,100029,China;

2.School of Physical Science and Technology,Lanzhou University,Lanzhou,730000,China)

Abstract:In order to achieve the linear control of high_voltage output in operational amplifier,based on the electrical properties of power MOSFET,a high_voltage operational amplifier is designed with new structure with power NMOS.Through simulation and experimental results,the linear output voltage is 0~50 V can be achieved,when the range of the input voltage is 0～5 V.And with the further improvement by utilizing power PMOS,the output voltage is -140～+140 V can be acquired,which indicates the high linearity,and with low cost,the needs of high voltage operational amplifier can be met.There is significance in the high power driving of modern communication.

Keywords:power MOSFET;linear high voltage;operational amplifier;power drive

0 引 言

高電壓放大器已經廣泛應用于通信、信號檢測、功率驅動等方面\,并且已成為下一代無線通信系統(tǒng)的關鍵技術之一。采用各種手段和方法實現(xiàn)放大器高效率且高線性度的工作,對于未來無線移動通信技術的發(fā)展和實現(xiàn)有著十分重大的實際意義。

功率場效應晶體管具有跨導高,漏極電流大,工作頻率高和速度快等特點,線性放大的動態(tài)范圍大,在有較大的輸出功率時也能有較高的線性增益。這里成功應用功率場效應晶體管設計出一種高壓運算放大器。該放大器的制作成本低廉,輸出線性可控,適用范圍廣。

1 功率MOS器件結構與分析

功率MOS場效應晶體管是在MOS集成電路工藝基礎上發(fā)展起來的新一代電力開關器件,具有輸入阻抗高,驅動電路簡單,安全工作區(qū)寬等優(yōu)點\。圖1給出功率MOS晶體管的結構剖面圖及其電學特性曲線。采用雙擴散結構\制作適合用作功率器件的短溝道高壓晶體管,需要短的重摻雜背柵和寬的輕摻雜漂移區(qū)。由于外延層厚度決定了漂移區(qū)的寬度,因此也決定了晶體管的工作電壓,其漏源電壓公式為\:

VDS=(RJEFT+RACC+RFP)IMOS+Vf(1)

式中:RJFET為結型場效應管電阻;RACC為N-層表面電子積累層電阻;RFP為外延層電阻;IMOS為反型溝道電流;Vf為溝道壓降。

圖1 功率MOS結構圖及電學特性

2 電路設計

高壓運算放大器電路主要由運算放大器和功率場效應晶體管組成\,其結構原理圖如圖2所示。

圖2 高壓運算放大器電路圖

所設計的電路中使用價格低廉的運放LM358和NMOS功率管IRF630構成負反饋回路\,雙極晶體管C8050和電阻R4實現(xiàn)過載保護\,防止流過IRF630的電流過大,整個電路為反比例放大電路,R2為反饋電阻,其輸入和輸出的關系式為:

Vout=-(VinR2)/R1(2)

3 實驗結果及分析

根據(jù)圖2制作試驗電路板如圖3所示。供應電壓為60 V,R11.963 kΩ,R220 kΩ,放大倍數(shù)約為10.19。當輸入電壓為0～5 V時,先用EDA軟件對電路進行模擬仿真,然后對電路板進行測量,并進行比較,結果如表1所示。

圖3 實驗電路板

表1 輸出電壓的模擬結果與測量結果V

輸入電壓值仿真輸出測量輸出輸入電壓值仿真輸出測量輸出

0- 0.18- 1.52.5 -25.51-26.4

0.1 - 1.05- 2.13.0 -30.60-31.6

0.5 - 5.13- 6.23.5 -35.69-36.7

1.0 -10.22-10.94.0 -40.79-41.8

1.5 -15.32-16.14.5 -45.88-47.5

2.0 -20.41-21.35.0 -50.98-52.8

由表1可畫出輸入/輸出關系變化圖形,如圖4所示。從表1和圖4中可以看出,模擬結果和測量結果存在誤差,誤差ε=-1.095,這是因為測量精度和器件自身精度的誤差所引起的。當輸入電壓從0 V掃描到5 V時,得到等比例的放大輸出電壓,且呈線性變化,能夠實現(xiàn)輸入電壓對輸出電壓的線性控制,具有很好的驅動能力。

圖4 電路輸入/輸出變化圖

根據(jù)以上分析,用PMOS功率管進一步改進電路,和用NMOS管構成一種推挽結構\的輸出電路,可以滿足輸入正負電壓的要求,如圖5所示。若選用耐壓350 V的NMOS功率管IRF713和耐壓300 V的PMOS功率管IRF9631,以及晶體管Q1,Q2和電阻R4,R5構成過載保護電路,則選取R2=280 kΩ,R1=10 kΩ,對電路進行仿真,輸入電壓范圍是-5～+5 V。當輸入電壓為負壓時,PMOS管導通,NMOS管截止,輸出為正電壓;當輸入電壓為正壓時,NMOS管導通,PMOS管截止,輸出為負電壓。輸入/輸出的線性關系如圖6所示,電壓輸出為+140～-140 V,可實現(xiàn)高壓的雙極性線性等比例放大輸出。

圖5 改進的線性高壓運算放大器

圖6 輸入/輸出線性關系圖

4 結 語

利用功率場效應晶體管的電學特性,并運用反饋運放的基本原理成功設計了高壓運算放大器。實驗結果和模擬結果驗證了所設計的電路輸出電壓線性度高,能夠對高壓進行有效的線性控制。選擇耐壓高的功率管,可以實現(xiàn)更高電壓的線性輸出,達到高壓驅動的要求,電路結構簡單,制作成本低,可以滿足不同領域的要求,且具有很高的實用價值。

參考文獻

[1]Ting J W,Peng W P,Chang H C.High Voltage Amplifier\.IEEE Nuclear Science Symposium Conference Record\.2003(2):1 247_1 249.

[2]陳星弼.功率MOSFET與高壓集成電路\.南京:東南大學出版社,1990.

[3]Liu Sanqing,Cao Guangjun,Ying Jianhua,et al.Design of Double Diffused Structure Power ICs\.IEEE Semiconductor Conference\.1995:363_365.

[4]弓小武,高玉民,羅晉生.IGBT和VDMOS解析模型和模擬\.電力電子技術,1996,30(3):94_96.

[5]王英,何杞鑫,方紹華.高壓功率VDMOS 管的設計研制\.電子器件,2006,29(1):5_8.

[6]鐘清華,黃偉強,李子升.基于線性電源的高壓放大器\.現(xiàn)代電子技術,2004,27(15):6_7.

[7]童詩白,華成英.模擬集成電路設計\.北京:高等教育出版社,2000.

[8]Paul R Gary,Paul J Hurst,Stephen H Lewis.模擬集成電路的分析與設計\.4版.張曉林,譯.北京:高等教育出版社,2002.

[9]朱正涌.半導體集成電路\.北京:清華大學出版社,2001.

[10]謝書珊.功率集成電路技術的進展\.電力電子,2005,3(1):4_10.